国际集成电路发展报告：揭示工程硕士教育趋势

9　国际集成电路的发展

目前，以集成电路为核心的电子信息产业已超过了以汽车、石油、钢铁为代表的传统工业成为第一大产业，成为改造和拉动传统产业迈向数字时代的强大引擎和雄厚基石。作为当今世界经济竞争的焦点，拥有自主知识产权的集成电路已日益成为经济发展的命脉、社会进步的基础、国际竞争的筹码和国家安全的保障。

自从人类发明了集成电路以来，电路集成已经有了巨大的增长。1965年，Intel公司的创始人之一戈登・摩尔（Gordon Moore）提出著名的摩尔定律（Moore's Law）^［12］，即集成电路的集成度每18个月翻一番。摩尔定律在过去的30多年里准确地代表着芯片技术的发展趋势。据预测，今后10年左右时间内集成电路的集成技术及其产品仍将遵循这一规律发展。

集成电路从亚微米尺寸，经深亚微米尺寸向纳米尺寸发展的时候，遇到了一系列问题，例如，当集成电路的关键尺寸降到90 nm以下时，信号传输延迟，交互干扰噪声以及功耗等问题将成为大规模集成电路发展的障碍^［13］。集成电路元器件密度与能力的不断提高是以集成电路关键尺寸的不断缩小和芯片内信号互连布线不断复杂化、布线层数不断增加为代价的。随着器件尺寸不断按比例缩小（Scaling Down），晶体管的漏电流不断增大，进而增大晶体管的静态功耗。

为了解决上述问题，可以采用具有更低电阻率的互连金属材料和较低介电常数的层间绝缘材料。如采用铜金属互连线不仅可以有效降低互连线的线宽，还可以降低互连线的厚度及同一层内互连线之间的电容，减小交互干扰噪声和电源功率消耗。同时，应变硅（Strained Silicon）技术、绝缘体上硅（Silicon on Insulator，SOI）技术等也成为先进工艺下集成电路设计制造中的新技术^［14］。

虽然低k（介电常数）材料和铜导线能够显著地提高集成电路的性能，但同时低k材料所具有的与金属层粘结力较弱、机械强度较弱等材料特性，也给后续的半导体封装工艺带来了诸多困难。因此，可制造性及可靠性问题对当前集成电路产业发展提出了新的挑战。

为了实现芯片集成程度的不断提高和性能的进一步提升，新材料、新工艺和新方法已被广泛应用于现有工艺，呈现出如下几个方面的发展趋势^［15］:

（1）设计开始向DFT 、DFM 、IP核复用方向发展

随着系统的集成度越来越高，传统的设计、制造、测试已经受到越来越大的限制，基于可测性设计（Design for Testability，DFT ）和可制造性设计（Design for Manufacturability，DFM）的方案已经广泛应用于深亚微米制造工艺和SoC芯片中。在过去数年间，分辨率增强技术为核心的可制造性设计一直是保证成品率的关键，为了获得更高的成品率，今后的发展方向是在设计和制造之间建立起更强健的纽带。集成电路设计与制造在进入纳米时代后已成为密不可分的一个整体，将成为一个前向设计与制造数据反馈相互融合的更加复杂的过程。

由于系统复杂性越来越高，以及对更短上市时间的追求，设计的复杂性也相应地呈指数增加，提高设计生产率已经成为集成电路设计业的主要目标。其中知识产权（Intellectual Property，IP）复用设计正在成为越来越多厂商的选择。

物理设计转向客户自有工具（Customer Owned Tool，COT）设计方法、电子设计自动化EDA向电子设计最优化（Electronic Design Optimization，EDO）的转变将成为全新的集成电路设计思路^［16］。

（2）浸入式光刻技术有了长足的进步

集成电路在制造过程中需经历材料制备、掩膜、光刻、清洗、刻蚀、掺杂、化学机械抛光等多个工序，其中，以光刻工艺最为关键，它决定着制造工艺的先进程度。随着集成电路由微米级向纳米级发展，光刻采用的光波波长也从近紫外（Near Ultra-Violet，NUV）区间的436nm 、365nm波长进入到深紫外（Deep U1tra-Violet，DUV）区间的248nm 、193nm波长。目前大部分芯片制造工艺采用了248nm和193nm光刻技术。

1999年，曾经预言在0.10μm制造工艺中将需要采用157nm的光刻技术，但是目前0.10μm制造工艺中并没采用157nm光刻。这主要归功于分辨率提高技术的广泛使用，其中以浸入式光刻（Immersion Lithography）技术最受关注。在传统的光刻技术中，镜头与光刻胶之间的介质是空气，而浸入式技术采用液体介质。浸入式技术利用光通过液体介质后光源波长缩短来提高分辨率，其缩短的倍率即为液体介质的折射率^［17］。基于193nm的浸入式光刻技术在2004年以后取得了长足进展，已用于65nm和45nm工艺中。(www.xing528.com)

（3）封装业积极应对无铅化要求

近年来集成电路封装技术发展非常迅速，很多新技术和新材料被引入。而当前集成电路封装业遇到的最大挑战之一就是如何应对欧盟2006年7月1日开始执行的产品无铅化方案。

目前较为常用的封装无铅化主要是通过无铅焊膏来实现，还存在无铅焊接过程中预热和回流温度较高的问题，因此需要更有力的清洗过程。而近年出现的系统封装、倒装芯片（Flip Chip）、晶圆级封装（Wafer Level Packaging）和层叠封装（Stacked Packaging）等，被应用在各种超小型封装、超多端子封装、多芯片封装领域。其中，系统封装主要受到便携式电子产品市场快速发展的驱动，同时也顺应了多芯片封装发展的趋势。

（4）SoC技术发展与可测性

由于SoC的复杂程度非常高，在一块芯片内不仅可能包含CPU 、DSP 、存储器、模拟电路等多种功能电路，甚至还可能包含射频电路、光电器件、化学传感器等，因而作为SoC的测试系统应该能对数字逻辑、混合信号、存储器、射频等各种电路进行测试，同时各个模块之间又不能相互影响，这对测试系统提出了相当高的要求。其次是芯片的可测性，随着芯片复杂度和集成度越来越高，对芯片的可测性提出了更高要求，同时也要防止测试成本的指数增长。

应对芯片集成度和复杂度越来越高的趋势，较好的解决方法是在设计时就采用可测性设计，这可在一定程度上简化测试的复杂程度，对保证芯片的流片成功、提高量产成品率、降低芯片测试成本都有着重要的作用。

（5）新型器件的应用

传统的CMOS器件随着特征尺寸逐步缩小，越来越显现出局限性。技术人员开始积极寻找新的替代产品，以便在更小的工艺线宽中超越体硅CMOS技术。

非传统CMOS器件包括超薄体SOI 、能带工程晶体管、垂直晶体管、双栅晶体管、Fin FET等。

未来有望被广泛应用的新兴存储器器件主要有磁性存储器（MRAM ）、相变存储器（PRAM）、纳米存储器（NRAM）、分子存储器（Mo1ecular Memory）等。

新兴的逻辑器件主要包括谐振隧道二极管、单电子晶体管器件、快速单通量量子逻辑器件、量子单元自动控制器件、纳米管器件、分子器件等。某些形态的碳纳米管可在晶体管中取代硅来控制电子流，并且碳纳米管也可取代铜作为互连材料。英特尔公司技术人员曾预测，到2014年芯片的晶体管结构将由碳纳米管或硅纳米导线构成。据一份研究报告称，2009年全球采用纳米技术的集成电路销售额约123亿美元，2012年将增加到648亿美元，2014年将达到1720亿美元^［15］。

而当工艺线宽小到一定程度后，非常规CMOS器件将取代现行CMOS器件。而那些直接与外界接口的、难于数字化的模拟、射频、无源器件、高压功率、传感器、生物芯片则以系统级封装SiP的形式更小地集成在一起。