时分交换单元的研究成果

2．1．7　时分交换单元

时分交换单元也称时间接线器，可简称为T（time）接线器。其功能是完成一条复用线上的不同时隙的交换。对同步时分复用信号来说，用户信息固定在某个时隙里传送，一个时隙就对应一条话路。因此，对用户信息的交换就是对时隙里内容的交换，即时隙交换。可以说，同步时分复用信号交换实现的关键是时隙交换。T接线器的输入是一条同步时分复用线，输出也是一条同步时分复用线，时隙交换是把某一时分复用线中的某一时隙的信息交换至另一时隙。T接线器主要应用在数字电话交换系统中，在同步时钟脉冲的控制下，完成一条时分复用线上各个时隙之间话音信息的交换。

1．基本结构

时间接线器由话音存储器（Speech Memory，SM）和控制存储器（CM）两部分组成，如图2．12所示。话音存储器用于暂存经过PCM编码的数字化话音信息，由随机存取存储器（RAM）构成。控制存储器用于控制话音存储器信息的读出或写入，控制存储器也是由RAM构成。话音存储器存储的是话音信息，控制存储器存储的是话音存储器的地址。所有的数据都从数据输入线进入，从输出线输出，在话音存储单元完成信息的交换。

图2．12　T接线器

话音存储器的大小与输入复用线（或输出复用线）上的时隙数相关，每个时隙的话路用8位二进制编码表示，故话音存储器的每个单元的字长为8 bit。如果一条入复用线（或出复用线）上有n个时隙，那么话音存储器对应地必须有n个单元，每个单元的字长是8 bit，因此，话音存储器的容量为n×8 bit。

控制存储器存放的内容是话音存储器当前时隙内容的地址。例如，要将话音存储器输入复用线上TS _i的内容a在输出复用线的TS _j输出，可在控制存储器的第j单元中写入i，i是话音存储器存放a的地址。控制存储器在时钟控制下依次读出各单元的内容，读至第j单元时，由于第j单元存放的是地址i，于是i单元的内容在TS _j被读出，从而完成了所需的时隙交换。

控制存储器的大小和话音存储器相等，假设话音存储器有n个单元，那么控制存储器也应该有n个单元，但控制存储器每单元的字长与话音存储器的单元数目n有关系，假设控制存储器每个单元的字长为K，那么至少应该满足条件2　^K＝n，才能控制寻址到话音存储器的所有单元。假设输入输出复用线上的时隙数为256，那么话音存储器就应具有256个单元，控制存储器也有256个单元，且每个单元为8 bit，控制存储器的容量就应该为256×8 bit。

应该注意到，每个输入时隙都对应着话音存储器的一个存储单元，这意味着由空间位置的划分而实现时隙交换。从这个意义上说，时间接线器是按空分方式工作的。

2．工作原理

根据控制存储器存储单元的内容不同，把控制存储器对话音存储器的控制方式分为两种：顺序写入，控制读出，简称为输出控制；控制写入，顺序读出，简称为输入控制。控制存储器则只有一种工作方式。

（1）顺序写入、控制输出方式（输出控制方式）

图2．13就是一种输出控制方式工作的T接线器，其输入复用线上输入时隙的信息在时钟控制下，顺序写入话音存储器的各个单元，TS _i的内容写入第i个存储单元，TS _j的内容写入第j个存储单元，而其读出要受控于控制存储器，由控制存储器提供读出地址，此读出地址是由处理机控制写入的。例如，主叫用户占用的时隙是TS₂，内有信息a，被叫用户占用的时隙是TS₃₁，内有信息b，这两个用户需要交换信息，也就是要把TS₂的信息a和TS₃₁的信息b进行交换。T接线器的中央处理机根据用户的要求（主叫拨号号码），通过用户的忙闲表，查被叫是否空闲，若空闲就置忙，并占用这条链路，中央处理机CPU向控制存储器发出写命令，写控制存储器的地址（主叫所占用的时隙）为2，其内容写为31（被叫所占用的时隙），地址为31的话音存储单元存放的是被叫的信息。同时CPU根据用户要求，控制存储器地址为31的内容写2（主叫用户所占用的时隙），表示地址为2的话音单元存放的是主叫信息。TS₂时隙到来后，读取控制存储器地址为2的单元内容31，表示读出话音存储器地址为31的信息b；TS₃₁时隙到来，读取控制存储器地址为31的单元内容2，2为话音存储器的单元对应的地址，并读取话音存储器地址为2的信息a，即TS₂中的a交换到了TS₃₁，TS₃₁中的b交换到了TS₂，这样就完成了主叫和被叫用户的信息交换。

主叫用户占用的时隙和被叫用户占用的时隙由中央处理机决定，而且这两条话音通道是同时建立的，它们在中央处理机的控制下，向控制存储器发出写命令。在整个通话过程中，写命令只需要下达一次，在一次完整的通话过程中，对应控制存储器的内容是不变的，于是，每一帧都重复以上的读写过程。在通话结束时，中央处理机再发出写的命令，把其相对应的时隙置“空闲”。

图2．13　输出控制方式的T接线器

（2）控制写入、顺序输出方式（输入控制方式）

图2．14是一种输入控制方式工作的T接线器，其输入复用线上输入时隙的信息不是在时钟控制下顺序写入SM各个单元的，而是在CM的控制下写入的。它的读出则是在时钟脉冲的控制下顺序读出的。

图2．14　输入控制方式的T接线器

假如主叫用户所占用的时隙为TS₂，内有信息a，被叫用户占用的时隙为TS₃₁，内有信息b，这两个时隙进行信息交换。中央处理机根据用户的要求（主叫拨号号码）向T接线器的控制存储器的地址为2的单元填写31，也就是被叫用户的时隙号；向控制存储器地址为31的单元写入2，也就是主叫用户所占用的时隙号。当TS₂时隙到来后，根据控制存储器的地址为2内写的信息（31），将TS₂的内容a写入话音存储器地址为31的存储单元，同时话音存储器地址为2的内容a被读取，送到输出的数据线上；当TS₃₁时隙到来后，数据输入线TS₃₁的内容b写入话音存储器地址为2的存储单元，同时地址为31的话音存储器单元的内容b送到输出的数据线上，即TS₂中的a交换到了TS₃₁，TS₃₁中的b交换到了TS₂，这样就完成了主叫和被叫用户的信息交换。在整个通话过程中，每一帧都重复以上的读写过程。在通话结束时，中央处理机才发出写的命令，把相应的时隙置“空闲”。

对于时间接线器，应注意两点：

①时间接线器的控制存储器就相当于一条同步时分复用线上各时隙之间信息交换的交换控制表，处理机向控制存储器的控制单元写入不同的控制信息，根据控制信息就能实现不同时隙间信息的交换。

②话音存储器需要在一个时隙内完成一次读操作和一次写操作，控制存储器也要在一个时隙内至少完成一次读操作（如果控制单元向控制存储器写数据，那么控制存储器必须在一个时隙内完成一次读操作和一次写操作），所以构成时间接线器的话音存储器与控制存储器的访问速度必须能满足在一个时隙内务必完成一次读写操作。(www.xing528.com)

3．T接线器的复用和分路

在实际的数字交换系统中，为达到一定的容量要求，要尽量提高PCM复用线的复用度，一般同步时分复用信号是速率为2 Mbit/s的PCM一次群，所以在进行交换前，先进行时分复用，即将多个PCM一次群系统复用成PCM高次群系统，以扩大容量，提高交叉点的利用率。复用的过程也称为集中，在完成交换后，还要将复用的信号还原到原来的PCM一次群系统，还原的过程称为分路。

T接线器的交换容量主要取决于组成该接线器的存储器的容量和速度，以8端或16端PCM交换来构成一个交换单元，每一条PCM线称为高速通信线路（Highway，HW）。图2．15所示是8端脉冲码输入的T接线器，由复用器、话音存储器、控制存储器和分路器等组成。T接线器输入端由8条PCM线组成，所以它的话音存储器应该有8×32＝256个存储单元。T接线器的控制存储器的单元数目等于话音存储器的数目，即256个。8个输入端的数据线输入PCM数据，经过复用器送到话音存储器，从话音存储器出来的话音信息经过分路器，送到各处PCM系统。

图2．15　8输入T接线器

（1）复用器

复用器的功能是将HW线上的串行码变换成并行码，即串/并变换，其目的是减低数据传输速率，便于半导体存储器件的存取操作。

①串行码

随着时间的推移，按顺序传输的一串脉冲，称为串行码。图2．16是8条PCM线串行码传输的示意图，它是按时隙号和位号排列。信息传送的方法是按顺序传输的，即先传递TS₀的D₀，D₁，D₂，…，D₇，再传递TS₁的D₀，D₁，D₂，…，D₇，一直到TS₃₁的D₀，D₁，D₂，…，D₇，直至完成了一帧信号的传输，接着按顺序传送下一帧，这样周而复始地进行下去。

图2．16　串行码和并行码示意图

每路串行码传输速率是2．048 Mbit/s，8路串行码传送速率是16．384 Mbit/s。若16端输入时，其传输速率将达到32．768 Mbit/s，如此高的传输速率会带来一些问题。数字交换网络中大量采用的话音存储器则要求并行存取，目的是为了降低传输速率，以提高信号的存取速度。因此，在话音数字信号的传输与交换过程中，常常需要串行码与并行码之间进行转换，即把串行的码流转换成并行码。串/并变换的原理示意图如图2．16（b）所示，任意一条PCM串行码转换成并行码之后，速率降低了8倍，当然，数据线的数目同时也增加了8倍。

②并行码

所谓并行码是把每时隙的8位码分开在8条线上传送，8条线为一组，每条线只传送8位码中的一位，而这8位码要同时传送，其传送顺序也是按时隙号传送，如图2．16（b）所示。在串行码传送时，每帧有32×8 bit，而在采用并行码传送时，每帧每一条传输线码元只有32 bit，每条线上的码率仅为串行码传送时的1/8。

③并路复用

从串/并变换电路出来的是8路的并行PCM码，每一条PCM码之间要进行并/串复用。8端PCM脉码输入的256个时隙排列方式应是H W0的TS₀，H W1的TS₀，…，H W7的TS₀；H W0的TS₁，H W1的TS₁，…，H W7的TS₁，以此类推。8路PCM并行信号，每一路的D。都送入第1个8选1选择器，每一路的D₁都送入第2个8选1选择器，以此类推，直到每一路的信息D _i都送入对应的第i＋1个8选1选择器。各条线上的时隙号与复用器输出总时隙号的对应关系表示为：输出总的时隙号等于H W线的时隙号乘8加上H W序号。图2．16是并路复用示电图。

（2）分路器

分路器主要是完成并行码转换成串行码的并/串变换和分路输出，以插入到各个PCM系统中去。分路器一般用锁存器和移位寄存器构成，如图2．17所示。假如输入的8位PCM并行码分别送入8个锁存器，在位脉冲的控制下，H W0上的信息在第0路锁存器输出，H W1信息在第1路锁存器输出，以此类推。从每一个锁存器输出的信息是并行的1路的PCM码流（HW0，HW1，…，HW7的D₀，D₁，D₂，…，D₇），移位寄存器的功能是实现把8位并行码转换成8位串行的PCM码。

图2．17　分路器示意图

复用器串行码→并行码和分路器并行码→串行码示意图如图2．18所示。

图2．18　复用器串行码→并行码和分路器并行码→串行码示意图