首页 理论教育 太阳能光伏技术中的硅晶体缺陷

太阳能光伏技术中的硅晶体缺陷

更新时间:2025-01-19 工作计划 版权反馈
【摘要】:硅晶体中存在一定的缺陷,对硅太阳电池影响有很大影响。在直拉硅单晶中,点缺陷、位错、层错及相关微缺陷是主要缺陷;而在铸造多晶硅中,位错、层错和晶界是主要缺陷。对太阳电池性能而言,太阳能光伏用硅晶体中的位错、晶界对光电转换的作用最大。图5.16显示的是铸造多晶硅中高密度位错的光学显微镜照片。

硅晶体中存在一定的缺陷,对硅太阳电池影响有很大影响。硅晶体的缺陷有多种类型,按照缺陷的结构分,主要存在着点缺陷、位错、层错、晶界和微缺陷;按照晶体生长和加工过程分,可以分为晶体生长过程中引入的原生缺陷和在硅片及太阳电池加工过程中引入的二次诱生缺陷。在直拉硅单晶中,点缺陷、位错、层错及相关微缺陷是主要缺陷;而在铸造多晶硅中,位错、层错和晶界是主要缺陷。对太阳电池性能而言,太阳能光伏用硅晶体中的位错、晶界对光电转换的作用最大。

1)位错

硅晶体中的位错既可以出现在直拉硅单晶中,又可以出现在铸造多晶硅中;从结构上讲,可以分为刃型位错、螺型位错和混合位错。大部分位错,尤其是刃型位错,具有悬挂键,从而在硅晶体中引入深能级中心;而且,硅中位错还可能吸引其他杂质原子(如金属杂质)在此沉淀,另外,位错还可能直接影响p-n结的性能。这些因素,导致降低硅太阳电池的转换效率。图5.16显示的是铸造多晶硅中高密度位错的光学显微镜照片。

图5.16 含有高密度位错的铸造多晶硅的光学显微镜照片

硅晶体中的位错常常含有悬挂键,它可以失去电子,以提供硅晶体,类似于施主杂质,形成施主能级;或者它接受电子,形成稳定的电子层结构,类似于硅晶体中的受主杂质,形成了受主能级。一般认为,n型的硅晶体中,位错产生受主能级;而在p型硅晶体中,位错则产生施主能级。通常,如果将位错密度控制105 cm-2以下,位错引入的缺陷密度只有3×1012 cm-3,对载流子的浓度就没有很大影响了。

即使位错缺陷的密度比较低,不影响载流子的浓度,但是,它引进了受主能级,形成深能级中心,影响少数载流子的寿命。有研究报道,在n型硅晶体中,位错的受主能级为Ev+0.52eV,对电子的俘获截面约10-16,这是一个深能级,可以成为硅晶体少数载流子的复合中心,直接降低硅晶体材料的少数载流子寿命。研究者指出,当硅晶体中位错密度在104~107 cm-2,少数载流子的寿命和位错密度有如下关系:

式中:Nd是位错密度,σR是单位长度位错线的复合强度,对于300K的硅晶体而言,位错密度在 15。

但是,也有研究指出,纯净的位错悬挂键并不引入缺陷能级,而是位错悬挂键吸收了金属杂质,组成了深能级中心。因为,在实验研究中,要完全避免金属杂质的沾污,特别是低浓度(1011~1012 cm-3)沾污是非常困难的,所以有研究指出,人们通常测出的并不是纯洁位错的缺陷能级,而是含某种金属杂质的缺陷能级。(www.xing528.com)

位错除了可能影响载流子浓度、少子寿命以外,还可能影响载流子的迁移率。由于位错有悬挂键,是受主,在接受电子后,形成一串的负电中心,在库仑力的作用下,导致位错线周围形成一个圆柱形的空间电荷区。由于空间电荷区的存在,一方面其电场增加了对电子的散射,另一方面载流子运动时要绕过它,导致了载流子迁移率的降低。

另外,硅太阳电池本质上是一个简单的p-n结,位错还对p-n的性能有着重要影响。首先,贯穿p-n结的位错,由于金属沉淀,将导致p-n结的反向I-V特性曲线出现不连续点,击穿电压降低,形成p-n结的软击穿。其次,贯穿p-n结的位错,可以导致扩散增强现象。位错造成沿位错线的晶格畸变,容易形成杂质扩散的特别“管道”,在位错线的位置扩散特别迅速。在太阳电池p-n结制备的磷扩散工艺中,磷杂质容易沿位错管道增强扩散,导致p-n结的不平整或者贯穿,直接影响太阳电池的效率。

2)晶界

晶界主要存在于铸造多晶硅中。在铸造多晶硅的晶体制备过程中,由于有多个形核点(形核中心),所以凝固后,晶体是由许多晶向不同、尺寸不一的晶粒组成。在晶粒的相交处,硅原子的有规则、周期性的重复排列被打断,存在着晶界,出现大量的悬挂键,形成界面态,严重影响太阳电池的光电转换效率。

根据晶界结构的不同,可以分为小角晶界和大角晶界两种,前者是指两相邻晶粒之间的旋转夹角小于10°的晶界(SA),而后者是指旋转角大于10°的晶界,在实际铸造多晶硅中,绝大部分的晶界(>80%)是大角晶界,只有少量的小角晶界。

晶界对硅晶体的电学性能影响主要由于晶界势垒和界面态两方面。晶界势垒一般可以看作两个背对背紧接的肖特基(Schottky)势垒,在一定的条件下,电荷可以晶界两侧通过,可以导致在晶界两侧形成空间电荷区,而其势垒高度又与界面态的密度及其在能带中的位置有关。但是,由于杂质在晶界的分凝富集,在如何描述晶界核心区域的电学性质以及晶界势垒测量方面仍然存在争议。而晶界上悬挂键造成的界面态是晶界对材料影响的另一个方面,人们可以用深能级瞬态谱大致测试其密度和能级位置,有研究指出,铸造多晶硅的晶界势垒可达0.3eV,对应的界面态密度约在1013 cm-2左右。

除了晶界本身对硅晶体材料和电池的影响之外,晶界还可以吸引金属杂质,使之沉淀,从而进一步对材料和电池性能造成影响。

事实上,由于晶体生长技术和原材料的原因,绝大部分的原生铸造多晶硅本身就存在不同程度的金属沾污。因此,原生铸造多晶硅的晶界一般都具有一定的电活性,除了晶界结构、金属杂质外,电活性的大小还受其他多种因素影响。

一般而言,晶粒越细小,晶界的总面积就越大,对材料性能的影响越大;因此,当晶粒较小时,晶界对铸造多晶硅的光电转换效率有严重的限制。但是和化学气相沉积的多晶硅薄膜相比,铸造多晶硅晶粒要大得多,具有较小的表面积与体积比,因此,铸造多晶硅中晶界的影响要稍弱。进一步研究还表明,当晶界垂直于器件的表面时,对光生载流子的运动几乎没有阻碍作用,此时晶界对材料的电学性能几乎没有影响。现代铸造多晶硅的晶柱的生长方向基本上都垂直于生长界面,晶锭切割后,晶界的方向便能垂直于硅片表面。因此,在现代优质铸造多晶硅中,晶界已不是制约材料电学性能的主要因素。

免责声明:以上内容源自网络,版权归原作者所有,如有侵犯您的原创版权请告知,我们将尽快删除相关内容。

我要反馈