FPGA应用技术：设计输入及类型

将电路系统以一定的表达方式输入计算机，是在EDA软件平台上对FPGA/CPLD开发的最初步骤。一般使用EDA工具的设计输入可分为如下两种类型。

1.图形输入

图形输入包括原理图输入、状态图输入和波形图输入3种模式。

原理图输入是在EDA软件的图形编辑界面上绘制能完成特定功能的电路图。早期EDA工具的设计输入普遍采用原理图输入方式，由元件符号和连线组成。这种以文字和图形作为设计载体的文件，可以将设计信息加载到后续的EDA工具中，完成设计分析工作。原理图输入方式的优点是直观，能满足以设计分析为主的一般要求，但是原理图输入方式不适于用EDA综合工具。

状态图输入就是根据电路的控制条件和不同的转换方式，用绘图的方法在EDA工具的状态图编辑器上绘出状态图，然后由设计输入编辑器和HDL综合器将此状态变化流程图形经编译综合成电路网表。

波形图输入只需给出电路的输入和输出时序波形图，EDA工具即能据此完成电路的设计。(www.xing528.com)

2.HDL文本输入

硬件描述语言是指对硬件电路进行行为描述、寄存器传输描述或者结构化描述的一种语言。HDL文本输入是用文本的形式描述硬件电路的功能、信号连接关系以及时序关系。它虽然没有图形输入那么直观，但功能更强，可以进行大规模多个芯片的数字系统的设计。

小提示

目前，在我国广泛应用的硬件描述语言主要有ABEL语言、AHDL语言、VHDL语言和Verilog HDL语言。主流的硬件描述语言分为VHDL和Verilog HDL。VHDL强调组合逻辑的综合，Verilog HDL偏重于硬件，故VHDL的逻辑综合比Verilog HDL出色，而Verilog HDL强调集成电路的综合，其底层统合做得非常好。