【摘要】：A-D模块总转换时间依赖于采样时间、单片机总线频率、转换模式和转换时钟的频率。所以总转换时间包括从采样开始到转换结束直至最后数据保存的总和。表9-19 不同控制条件的总转换时间表如果总线频率小于fADCK频率，当允许短采样时，无法保证连续转换模式下采样的精确时间。在确定了采样时间的情况下，总转换时间由所选择的时钟源和分频系数决定，时钟源可以由ADC配置寄存器的ADICLK位选择，分频系数由ADIV位制定。
A-D模块总转换时间依赖于采样时间（由ADLSMP决定）、单片机总线频率、转换模式（8位或10位）和转换时钟的频率（fADCK）。模块使能后采样开始，ADLSMP用于选择长或短采样时间。当转换完成，转换器和输入通道隔离，用逐次逼近算法将模拟信号转换成数字值，转换精度越高相对时间也就越长。转换算法完成后，转换结果传送到ADC1RH和ADC1RL。所以总转换时间包括从采样开始到转换结束直至最后数据保存的总和。表9-19中总结了不同条件下的最大的总转换时间。
表9-19 不同控制条件的总转换时间表
如果总线频率小于fADCK频率，当允许短采样（ADLSMP=0）时，无法保证连续转换模式下采样的精确时间。如果总线频率小于fADCK频率的1/11，当允许长采样（ADLSMP=1）时，无法保证连续转换模式下采样的精确时间。在确定了采样时间的情况下，总转换时间由所选择的时钟源和分频系数决定，时钟源可以由ADC配置寄存器的ADICLK位选择，分频系数由ADIV位制定。(www.xing528.com)
例如，在10位模式中，选择总线时钟作为输入时钟源，输入时钟1分频，8MHz总线时钟，则单个转换的转换时间是：
转换时间=
总线时钟的个数=3.5μs×8MHz=28（周期）
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
