FLL外部时钟模式（FEE）在单片机与嵌入式系统实践中的应用

在FEE模式下，MCU使用内部的FLL对外部参考时钟ICGERCLK进行倍频生成系统时钟，即

f_ICGOUT=f_EXT×P×N/R

式中，外接晶振频率f_EXT=32～100 kHz，低频范围时，P=64，外接晶振频率f_EXT，2～10 MHz高频范围时，P=l；N为倍频因子，取值范围从4到18，按2递增；R为分频因子，取值范围从l到128，按2的n次幂递增；N和R都通过控制寄存器ICGC2中的MFD位和RFD位设定。FEE模式下外部时钟源的最高频率限定在10 MHz以内以免DCO时钟溢出。FLL的倍频因子最大为4，由于4×10MHz=40MHz，已经等于DCO的限制值，所以外部参考时钟源不能快于10MHz。

启用FEE模式可在下列任何一种情况发生时进入：

●CLKS=11，且ERCS和DCOS同时等于1。(www.xing528.com)

●在SCM之前以CLKS=11退出OFF模式，SCM中DCO已经稳定（DCOS=1）。

FEE模式具有较高的时钟精度，但是精度不及外部时钟源精度；当使用高频范围晶振时，FEE模式的功耗高于FEI，当使用低频范围晶振时，FEE功耗小于FEI。和FBE模式类似，当FEE失锁时是产生一个复位还是产生一个中断取决于用户程序中的设定。FEE失锁是一种过渡状态，它是由FLL将要趋于锁定而引起的，FLL关断DCO的频率，正在调整DCO输出以符合目标频率。FEE锁定是指FLL检测到DCO锁定了内部参考时钟的倍频。

由上述可见，无论何种工作模式，CPU时钟频率都等于ICGOUT时钟频率；系统总线频率都等于ICGOUT时钟2分频。MCU上电复位之后默认进入SCM模式，此时无需外部晶振或时钟，MCU使用内部参考时钟生成大约4MHz的总线时钟和大约8MHz的CPU时钟。为了得到精确的总线时钟频率，用户可以通过设定ICG模块的寄存器改变ICG的工作模式。