掌握典型RAM芯片案例

1.典型静态RAM存储器芯片

不同的SRAM其内部结构基本相同。只是容量不同其存储矩阵的排列不同而已。典型的SRAM芯片有Intel公司的6116（2KB×8位）、6264（8KB×8位）、62128（16KB×8位）、62256（32KB×8位）等。这里仅对6116作一介绍。

6116芯片的容量为2KB×8位，有2048个存储单元，需11根地址线，7根用于行地址译码输入，共有2⁷=128行，4根用于列地址译码输入，可选2⁴=16列，每条列选择线控制8位，从而形成了128×128个存储矩阵，即存储体中有16384个存储元。图5-6为6116功能框图。

6116是具有24个引脚的双列直插式集成电路芯片，其引脚排列如图5-7所示。各引脚定义见表5-1。

图5-6 6116功能框图

图5-7 6116引脚图

表5-1 6116芯片引脚及功能

6116存储器芯片的存取时间在85～150ns之间，数据的读出或写入由片选信号CS、数据输出允许信号和写允许信号一起控制。工作过程如下：

写入时，地址线A₁₀～A₀送来的地址信号送到行、列地址译码器，经译码后选中一个存储单元（共有8个存储位），此时控制信号的状态为，，，打开左边的三态门，从D₇～D₀端输入的数据经三态门的输入控制电路送到I/O电路，从而写到存储单元的8个存储位中。

读出时，地址选中某一存储单元的方法和写入时相同，不过这时，，，，打开右面的8个三态门，被选中单元的8位数据经I/O电路和三态门送到D₇～D₀输出。

当没有读/写操作时，，即片选信号处于无效状态，则无论和为何状态，该芯片均不能被选中，输入/输出三态门呈高阻状态，从而使存储器芯片与系统总线“脱离”。

2.典型动态RAM存储器芯片

由于DRAM是利用MOS极间电容的充、放电状态来表示信息的0和1，且芯片集成度高，存储容量大。所以需要考虑两个问题：一是刷新问题，需要定时刷新电路；二是地址信号输入问题。为减少DRAM引脚数量，所以地址输入一般采用两路复用锁存方式，即把地址信号分为两组，共用几根地址输入线，分两次把它们送入芯片内部锁存起来。这两组地址信号的送入，分别由行地址选通信号（Row Address Strobe）和列地址选通信号C（Column Address Strobe）控制。正是这两个特殊问题，决定了DRAM接口比SRAM接口要复杂。下面对Intel公司的2164A作一介绍。

2164A的基本存储单元就是采用单管存储电路。其容量为64KB×1位，即片内共有64K（65536）个地址单元，每个地址单元1位数据。用8片2164A就可构成64KB的存储器，片内要寻址64KB，需16条地址线，为了减少封装引线，地址线分为行地址和列地址，芯片只用8条地址线，内部设有地址锁存器，利用多路开关，由行地址选通信号，把先输入的8位地址送至行地址锁存器，由随后出现的列地址选通信号把后输入的8位地址送至列地址锁存器。这8条地址线也用于刷新。图5-8是2164A的功能框图。行、列地址锁存器在图中没有分开画出，图中的行、列时钟缓冲器用以协调行、列地址选通信号。(www.xing528.com)

片内的存储体由4个128×128的存储矩阵构成，每个128×128的存储矩阵由7条行地址线和7条列地址线进行选择。7位行地址线经过译码产生128条选择线分别选择128行，7条列地址线经过译码也产生128条选择线分别选择128列。

锁存在行地址锁存器中的7位行地址RA₆～RA₀（地址总线上的A₆～A₀），同时加到4个存储矩阵上，在每个矩阵中都选中一行，则共有512个存储电路被选中，它们存放的信息被选通至512个读出放大器，经过鉴别、锁存和重写。

图5-8 2164A功能框图

锁存在列地址锁存器中的7位列地址CA₆～CA₀（地址总线上的A₆～A₀，分时接收8位行、列地址信号），在每个存储矩阵中选中一列，最后经过4选1 I/O门电路（由行地址的最高位RA₇和列地址的最高位CA₇控制）选中一个单元，对这个单元进行读/写操作。

数据的输入和输出信号分别是D_IN和D_OUT，它们有各自的三态数据缓冲寄存器，数据输入缓冲器用以暂存输入的数据；数据输出缓冲器用以暂存要输出的数据。是读/写控制线，当时为读出，时为写入。

2164A是具有16个引脚的双列直插式集成电路芯片，其引脚安排如图5-9所示，引脚定义见表5-2。

图5-9 2164A引脚图

表5-2 2164A芯片引脚及功能

2164A的工作过程：

当2164A芯片读出数据时，首先送出行地址加在A₇～A₀上，而后送出锁存信号，该信号的下降沿将行地址锁存在芯片内部。接着将列地址加到芯片的A₇～A₀上，再送锁存信号，该信号的下降沿将列地址锁存在芯片内部。保持时，则在有效期间（低电平）数据输出并保持。

当需要将数据写入2164A时，锁存地址的过程与读出数据一样，行列地址先后由和锁存在芯片内部。同时，，加上要写入的数据，再将该数据写入选中的存储单元。变为低电平是出现在有效之前，通常称为提前写，这样能够将输入端D_IN的数据写入，而D_OUT保持高阻状态；若有效出现在有效之后，且满足芯片所要求的滞后时间，则开始是处于读状态，而后才变为写状态。这种情况下，能够先从选中的单元读出数据出现在D_OUT上。而后，再将D_IN上的数据写入该单元。这种情况一次同时完成读和写，故称为读变写操作。2164A的读/写周期为300ns，存取时间为150ns，从到的延时范围为35～65ns。

DRAM芯片的刷新，要求在2ms时间内将芯片内部的全部存储电路刷新一遍。刷新过程与存储器读/写过程类似：先读出存储单元的信息，然后再重新写回该单元去，但数据不向CPU传送，刷新是按行进行的。在一个刷新周期内对一行的所有存储电路都刷新一遍。对于2164A来说，刷新时，地址信号A₇不用，刷新行地址只有A₆～A₀组成，同时对4个存储矩阵中的同一行，即4×128=512个存储单元进行刷新，由于不加列地址，所以不会将数据读出到D_OUT上。经过128个刷新周期就可完成整个存储体的刷新。图5-8中的128读出放大器与4个128×128存储阵列相对应，共有4个128读出放大器，它们能接收由行地址选通的4×128个存储单元的信息，经放大后，再写回原存储单元，是实现刷新操作的重要部分。