总线请求与响应-《微型计算机原理》章节概述

在微机硬件系统中，当存在多个可以控制总线的总线主模块时，总线使用权的转移也需要通过一个请求-响应的过程。在基于8086/8088微处理器的微机硬件系统中，这个过程是依靠总线请求与响应引脚完成的。由于在最小模式和最大模式下总线请求/响应信号不同，8086/8088在不同模式下的总线请求与响应过程也是不一样的。

1.最小模式下的总线请求与响应

在最小模式下，8086/8088通过HOLD引脚来获取其他总线主模块对总线的请求。在每个时钟的上升沿，微处理器对HOLD引脚信号进行抽样，若HOLD引脚出现高电平，代表存在总线主模块的总线请求。此时微处理器将在总线周期结束（T₄的下降沿）或空闲周期T_i的下降沿发出总线请求响应信号HLDA，并将自己的地址/数据总线和控制总线浮空为高阻态，让出系统总线的控制权。外部的总线主模块收到HLDA信号后即可以占据总线进行数据传输，此时该模块需要维持HOLD信号高电平不变，以表示对总线的占用。当外部总线主模块完成数据传输时，该模块即可以撤销HOLD信号，恢复为低电平，表示对总线的释放。微处理器检测到HOLD信号恢复为低电平时，就可以在时钟周期的下降沿使HLDA信号变成低电平，收回总线的控制权。

2.最大模式下的总线请求与响应(www.xing528.com)

最大模式下，总线的请求与响应是依靠和两个信号完成的，这两个信号的作用和最小模式下的HOLD和HLDA是一致的，不同之处在于这两个信号是双向的，在同一个引脚上复用总线请求和总线响应两个不同信号，这样就达到了在不增加管脚数目的前提下倍增总线请求/响应通道的目的。在其他总线主模块需要占用总线时，该模块将在引脚向拥有总线控制权的主处理器发出一个时钟周期负脉冲的总线请求信号RQ。主处理器在每一个时钟周期的上升沿对RQ信号进行采样，当检测到RQ/GT引脚有一个负脉冲时，就在其后的T₄或T_i状态在该管脚上向外输出一个总线响应信号，T也同样是一个周期的负脉冲。其他总线主模块收到GT信号后即取得了总线的使用权。当其他总线主模块完成数据传输，需要交还总线使用权时，仍然是通过引脚发出一个周期负脉冲的RQ信号以表示对总线的释放。主处理器依旧是在每个时钟周期的上升沿对RQ/GT进行采样，以保证在有负脉冲输入的信号时能够在下一个时钟周期恢复对总线的控制权。

最大模式下的8086/8088微处理器有两个总线请求与响应通道RQ0/GT0和RQ1/GT1，它们在功能上是相同的，唯一的差别在于优先级不同。在响应次序上，的优先级高于RQ1/GT1。当两个通道上同时出现总线请求（即RQ负脉冲）时，微处理器先响应RQ0所连接总线主模块的总线请求；当所连接总线主模块用完总线并释放后，所连接总线主模块的总线请求才会被响应。