8088芯片引脚功能&微型计算机原理

微处理器与微型计算机中其他部分的接口是要通过微处理器的引脚连接的，微处理器的引脚定义也是微处理器设计的一个重要部分，不同的微处理器具有不同的引脚定义。8086/8088微处理器芯片采用40只引脚的双列直插式封装。由于数据总线和地址总线的宽度都有所增加，16位结构的8086所需要的引脚数量和之前的8位微处理器（如8080、8085）相比要多很多。为了使用有限的40只引脚来传送更多的信号，Intel在8086/8088处理器中使用了引脚复用的技术。引脚复用技术的实质是多个信号合用同一个引脚分时传输信号，配合外围锁存电路将不同时刻出现的信号按需要加以锁存和分离，从而实现多个信号经一个引脚与芯片外实现互连。引脚复用技术在不损失芯片功能的前提下，减少了芯片封装的引脚数目，降低了封装成本，被广泛采用。

图2-13给出了8086和8088两个芯片的引脚信号名称与分布。由于8088实际上就是一个简化版的8086，其指令系统与操作方式都是一样的，这两个芯片的引脚定义也非常接近。8086和8088都使用20位的地址线，数据线的位数有所不同：8086数据线引脚16只，而8088为8只。8086和8088都分时复用地址线和数据线，有一部分引脚具有地址线和数据线双重功能（8086为16只，8088为8只）。

图2-13 8086与8088的引脚定义

还有一点需要说明，8086和8088微处理器都具有两种工作模式：最小模式和最大模式，其转换是通过一条引脚MN/MX所接的是逻辑电平1还是0来完成的。当MN/MX接高电平，即逻辑1的时候，微处理器工作在最小（MN）模式下，此时的微处理器用来构建一个小规模的单处理器系统，全部的控制信号都由微处理器本身提供。如果该管脚接低电平，即逻辑0，微处理器工作在在最大（MX）模式下，用来构建一个规模较大的多处理器系统。这时由于外围电路芯片较多，而且有的信号要经过系统总线转插件送到另外的板卡上去，控制信号的负载加重以至于无法直接由微处理器的引脚信号驱动。为此Intel专门开发出了一个专用芯片8288总线控制器，对微处理器引脚所引出的有关控制信号进行译码，输出系统中所必需的控制信号。总线控制器输出的控制信号具有很强的负载能力，能够驱动更多的外围芯片。

1.基本引脚信号

●AD15～AD0（输入/输出，三态）：8086的地址/数据线复用管脚，共16只。由于8088只有8位对外数据线，所以只复用AD7～AD0，A15～A8是独立的地址线管脚。在微处理器执行访问存储器或输入/输出设备时，总是先将被访问的存储器单元或输入/输出设备的地址放到AD15～AD0，等到地址信号被缓存后再进行数据传送，因而地址信号和数据信号是分时出现在AD15～AD0上的，可以复用一组管脚。

●A19/S6～A16/S3（输出，三态）：8086/8088的地址/状态复用管脚。在微处理器执行片外访问操作时，这四个管脚先输出目标地址的高4位地址码，然后再发送处理器的状态信息。其中S6为0代表AD15～AD0作为数据线使用；S5为1表示处理器允许中断，S5为0表示处理器禁止中断；S4和S3组合表示当前段寄存器的使用情况，其组合意义如表2-6所示。

表2-6 段寄存器的使用情况与S4、S3之间的关系

●BHE/S7（输出，三态）：高8位数据线允许/状态分时管脚。当处理器访问存储器或输入/输出设备时，首先给出BHE#信号，以表明是否进行高8位数据的传输。这是因为8086是16位微处理器，可以进行16位的字操作，也可以进行8位的字节操作，BHE#信号用于参与高低字节的选择，确定高位的8位数据线是否参与数据的传输过程。S7信号在8086中保留未定义。由于8位外部数据总线的8088微处理器不存在高位使能的问题，所以在8088处理器中该管脚被定义SS0#信号，是8088微处理器最小模式下的周期状态信号。

●NMI（输入）：非可屏蔽中断请求输入线，上升沿触发。

●INTR（输入）：可屏蔽中断请求输入线，高电平有效。

●（输出，三态）：读命令（或称读选通）信号，低电平有效，此信号启动一次数据从存储器或输入/输出设备读入处理器的过程。

●CLK（输入）：时钟信号，处理器基本定时脉冲，占空比1：3，由外部时钟产生电路提供。

●RESET（输入）：复位信号，用于处理器复位，复位信号应该最少保持4个时钟周期。RESET信号使微处理器停止正在进行的操作，并使标志寄存器、IP、DS、SS、ES和指令队列置0，代码段寄存器CS置成全1（FFFFH）。因此，复位信号有效作用之后，处理器将从FFFF0H存储单元读取指令并开始执行。

●READY（输入）：准备好信号。处理器在进行存储器或输入/输出设备的访问时，不断检测READY引脚的状态。在READY引脚处于低电平（无效电平）时，代表被访问的存储器或输入/输出设备尚未准备好数据传输，处理器自动在操作过程中插入一个或多个等待周期来延长等待过程，完成数据传输。

●（输入）：测试信号，低电平有效。当处理器执行WAIT指令时，每隔5个时钟周期对TEST引脚进行一次测试。如果该管脚是高电平，处理器保持等待状态，直到某次测试时该引脚变为低电平时，处理器脱离等待状态，接着执行下一条指令。

●MN/（输入）：最大/最小工作模式的选择信号。当系统硬件设计者决定让8086/8088工作在最小模式下时，将此引脚连接到高电平（逻辑1），反之，最大模式下的微处理器该引脚连接到低电平（逻辑0）。在两种工作模式下一些控制引脚的定义不同。

●Vcc（输入）：处理器的电源引脚，接+5V电源。(www.xing528.com)

●GND（输入）：处理器的底线引脚，接系统地线。

2.最小工作模式下的有关控制引脚信号

●（输出）：最小工作模式的中断响应信号，信号在中断响应周期中相当于一个读选通信号，用来表示对中断信号的响应。

●ALE（输出）：地址锁存信号，用于给外围电路中的地址锁存器提供地址锁存信号。处理器在执行访问存储器或输入/输出设备的时候，首先发出ALE有效信号，选通片外锁存器，将AD15～AD0引脚上的地址信号锁存好作为地址A15～A0输出。ALE信号和外围电路中的锁存器配合，解决了复用引脚AD15～AD0中地址信号和数据信号的分离问题。

●DEN（输出，三态）：数据允许信号，用来控制数据总线双向缓冲器的接通与断开，低电平有效。

●DT/（输出，三态）：数据发送/接收控制信号，用来控制数据总线双向缓冲器的数据传输方向。当DT/R为高电平时，缓冲器发送数据（写），反之则接收数据（读）。

●M/（输出，三态）：存储器和输入/输出设备的选择信号。当处理器访问片外数据时，先发出M/IO信号，若为高电平则表明访问操作是针对存储器的，若为低电平则表明访问操作是针对输入/输出设备的。

●（输出，三态）：写命令信号，该信号有效期间表示处理器正在进行一次针对存储器或输入/输出设备的写操作，低电平有效。

●HOLD（输入）：总线请求信号，高电平有效。当处理器以外的另一个总线主模块需要使用总线的时候，该设备发出HOLD信号，直到总线使用完毕时释放总线并撤销HOLD信号。

●HLDA（输出）：总线请求响应信号，高电平有效。当占用总线的主模块收到HOLD请求信号后，在完成当前总线操作后发出HLDA有效信号，表明申请使用总线的其他主模块可以使用总线。

3.最大工作模式下的有关控制引脚信号

●QS1、QS0（输出）：指令队列状态信号，用于表示当前8086微处理器中指令队列的状态，一般用来与协处理器有关信号线相连，实现主处理器和协处理器之间的同步。这两个信号的状态组合见表2-7。

表2-7 QS1、QS0状态组合

●（输出，三态）：最大模式下总线周期状态信号，这三个信号送给总线控制器8288，再由8288输出各种操作的控制信号，对应关系见表2-8。

表2-8 QS1、QS0状态组合

●LOCK（输出，三态）：总线锁定信号。8086/8088发出总线锁定信号，表明不允许其他总线主模块占用总线。信号来自于LOCK指令前缀，一条指令加上LOCK指令前缀后，该指令执行期间LOCK引脚就会保持有效电平，封锁总线。

●、（输入/输出）：最大模式下的总线请求/总线响应信号。这是两条双向信号线，每条信号线由总线请求信号RQ和总线响应信号GT复用，用两只引脚实现两个总线请求/总线响应通道，其中的优先级高于。