在EDA 技术领域内，把经过反复验证的、具有特定功能的、允许被反复调用的现成模块通常称为知识产权核，因为这些模块是别人设计成果的体现，蕴含设计人员大量的时间、精力和费用成本等。IP 核是具有知识产权核的集成电路芯核的总称，与芯片制造工艺无关，可以移植到不同的半导体工艺中。根据IP 核的提供方式，通常将其分为软核（Soft IP Core）、固核（Firm IP Core）和硬核（Hard IP Core）3 类。从IP 核成本来讲，硬核成本最高；从使用灵活性来讲，软核的可重复使用性最高。
1. 软 核
软核是指用硬件描述语言描述的功能块，不涉及使用具体电路元件实现这些功能。软IP 通常是以硬件描述语言HDL 源文件的形势出现，应用开发过程与普通的HDL 设计也十分相似，只是所需的开发硬软件环境比较昂贵。软IP 的设计周期短，设计投入少。由于不涉及物理实现，为后续设计留有很大的发挥空间，增大了IP 的灵活性和适应性。其主要缺点是在一定程度上使后续工序无法适应整体设计，从而需要一定程度的软IP 修正，在性能上也不可能获得全面的优化。由于软核是以源代码的形式提供，尽管源代码可以采用加密方法，但其知识产权保护问题不容忽视。
2. 硬 核(www.xing528.com)
硬核提供设计阶段最终阶段产品：掩模。以经过完全的布局布线的网表形式提供，这种硬核既具有可预见性，同时还可以针对特定工艺或购买商进行功耗和尺寸上的优化。尽管硬核由于缺乏灵活性而可移植性差，但由于无须提供寄存器转移级（RTL）文件，因而更易于实现IP 保护。
3. 固 核
固核则是软核和硬核的折中。大多数应用于FPGA 的IP 内核均为软核，软核有助于用户调节参数并增强可复用性。软核通常以加密形式提供，这样实际的RTL 对用户是不可见的，但布局和布线灵活。在这些加密的软核中，如果对内核进行了参数化，那么用户就可通过头文件或图形用户接口（GUI）方便地对参数进行操作。对于那些对时序要求严格的内核（如PCI 接口内核），可预布线特定信号或分配特定的布线资源，以满足时序要求。这些内核可归类为固核，由于内核是预先设计的代码模块，因此这有可能影响包含该内核的整体设计。由于内核的建立（setup）、保持时间和握手信号都可能是固定的，因此其他电路在设计时都必须考虑与该内核进行正确的接口。如果内核具有固定布局或部分固定的布局，那么这还将影响其他电路的布局。
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
