Vivado 是Xilinx 公司在2012 年推出的全新一代FPGA 集成开发工具，包括高度集成的设计环境和新一代从系统到IC 级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。同时这也是一个基于AMBA AXI4 互联规范、IP-XACT IP 封装元数据、工具命令语言（TCL）、Synopsys 系统约束（SDC）以及其他有助于根据客户需求量身定制设计流程并符合业界标准的开放式环境。Xilinx 构建的Vivado 工具把各类可编程技术结合在一起，能够扩展多达1 亿个等效ASIC 门的设计。
专注于集成的组件—— 为了解决集成的瓶颈问题，Vivado 设计套件采用了用于快速综合和验证C 语言算法IP 的ESL 设计，实现重用的标准算法和RTL IP 封装技术，标准IP 封装和各类系统构建模块的系统集成，模块和系统验证的仿真速度提高了3 倍，与此同时，硬件协仿真性能提升了100 倍。(www.xing528.com)
专注于实现的组件—— 为了解决实现的瓶颈，Vivado 工具采用层次化器件编辑器和布局规划器、速度提升了3 至15 倍，且为SystemVerilog 提供了业界最好支持的逻辑综合工具、速度提升4 倍且确定性更高的布局布线引擎，以及通过分析技术可最小化时序、线长、路由拥堵等多个变量的“成本”函数。此外，增量式流程能让工程变更通知单（ECO）的任何修改只需对设计的一小部分进行重新实现就能快速处理，同时确保性能不受影响。最后，Vivado 工具通过利用最新共享的可扩展数据模型，能够估算设计流程各个阶段的功耗、时序和占用面积，从而达到预先分析，进而优化自动化时钟门等集成功能。
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
