FPGA技术基础：硬件描述语言概述

所谓硬件描述语言（Hardware Description Language，HDL），是指专门用于对电子系统硬件行为描述、结构描述、数据流描述的语言。利用这种语言，数字电路系统的设计可以从顶层到底层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化（EDA）工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下来，再用专用集成电路ASIC 或现场可编程门阵列（FPGA）自动布局布线工具，把网表转换为要实现的具体电路布线结构。

硬件描述语言（HDL）的发展至今已有近30 年的历史，并成功地应用于设计的各个阶段：建模、仿真、验证和综合等。到20 世纪80 年代，已出现了上百种硬件描述语言，对设计自动化曾起到了极大的促进和推动作用。但是，这些语言一般各自面向特定的设计领域和层次，而且众多的语言使用户无所适从。因此，急需一种面向设计的多领域、多层次并得到普遍认同的标准硬件描述语言。20 世纪80 年代后期，VHDL 和Verilog HDL语言适应了这种趋势的要求，先后成为IEEE 标准。

HDL 一般可用于系统仿真和硬件实现。如果只用于仿真，那么几乎所有的语法和编程方法都可以使用。但如果是用于硬件实现（在FPGA/CPLD 中），那么就必须保证程序“可综合”（程序的功能可以用硬件电路实现）。不可综合的HDL 语句在软件综合时将被忽略或者报错。应当牢记一点：所有的HDL 描述都可以用于仿真，但不是所有的HDL描述都能用硬件实现。(www.xing528.com)

硬件描述语言（HDL）的使用与其他的高级语言相似，编写的代码也需要首先经过编译器进行语法、语义的检查，并转换为某种中间数据格式。但与其他高级语言不同之处在于，用硬件描述语言编写程序的最终目的是要生成实际的硬件，经相关软件工具处理后，最终得到的是一个硬件电路。