【摘要】：图2.17是P0口中一位的结构原理图。图2.17P0口的位结构P0口既可以作为通用的I/O口进行数据的输入和输出，也可以作为单片机系统的地址/数据线使用。图2.18P0口的通用I/O口方式在P0口连接外部存储器时，CPU使“控制”端保持“1”电平→打开与门；“控制”端为1也使多路转换开关MUX与非门接通。在需要输出外部数据时，CPU会自动向P0.X的锁存器写“1”，保证P0.X引脚的电平不会被误读，因而此时的P0口是真正的双向口。
图2.17是P0口中一位的结构原理图。8个D触发器构成了可储存8位二进制的P0口锁存器（即特殊功能寄存器P0），字节地址为80H。P0口的输出驱动电路由上拉场效应管T1和驱动场效应管T2组成。控制电路包括一个与门、一个非门和一个多路转换开关MUX，其余组成与P1口相同。
图2.17 P0口的位结构
P0口既可以作为通用的I/O口进行数据的输入和输出，也可以作为单片机系统的地址/数据线使用。在CPU控制信号的作用下，多路转换开关MUX可以分别接通锁存器输出或地址/数据输出。
P0口作为通用I/O口使用时，CPU使“控制”端保持“0”电平→封锁与门（恒定输出0）→上拉场效应管T1处于截止状态→T2漏极开路；“控制”端为0也使多路转换开关MUX与
接通。此时P0口与P1口一样，有输出、读引脚和读锁存器3种工作方式（分析省略），但由于此时T2的漏极开路，要使“1”信号正常输出，必须外接一个上拉电阻，上拉电阻的阻值一般为100Ω-10KΩ，如图2.18所示。(www.xing528.com)
图2.18 P0口的通用I/O口方式
在P0口连接外部存储器时，CPU使“控制”端保持“1”电平→打开与门（控制权交给“地址/数据端”）；“控制”端为1也使多路转换开关MUX与非门接通。此时P0口工作在地址/数据分时复用方式，引脚P0.X的电平始终与“地址/数据”端的电平保持一致，这样就将地址或数据的信号输出了。
在需要输出外部数据时，CPU会自动向P0.X的锁存器写“1”，保证P0.X引脚的电平不会被误读，因而此时的P0口是真正的双向口。另外，P0口在“地址/数据”方式下没有漏极开路问题，因此不必外接上拉电阻。
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
