随着电子技术的飞速发展，电子产品正朝着微型化、轻便化、多功能化、高集成化和高可靠性方向发展，而半导体器件的封装也正朝着多引脚、细间距和表面贴装的方向发展。相应地，作为各种元器件的支撑和互连的印制电路板则正朝着小型、高速、高密度和轻量化的方向不断攀升，其设计的复杂程度带来的各种挑战不断增加。在信号完整性分析研究的同时，如何提供稳定可靠的电源也已成为重点研究方向之一。尤其当开关器件数目不断增加，电源电压不断降低的时候，电源电压和地电位的波动会给高速系统带来致命的影响。随着高速系统设计对仿真精度要求的提高，简单的假设电源电压和地电位绝对处于稳定状态，已越来越不能被接收。于是，电源完整性的研究分析应运而生。
高速印制电路板的信号完整性技术经过几十年的发展，其理论、分析方法和实践都已比较成熟，但电源完整性是一项新的技术，目前它是高速印制电路板设计最大的挑战之一。
电源完整性问题是指，在高速系统中，电源分配网络在不同频率时，存在不同输入阻抗，导致印制电路板电源和地平面上出现由ΔI噪声电流、瞬态负载电流引起的ΔI噪声电压造成供电不连续，产生电磁骚扰发射。理想电压源的源阻抗为零，保证电磁骚扰被吸收，负载上的电压与源电压相等。而实际电源存在阻抗，会引起电源完整性问题，并产生电磁骚扰，严重影响高速系统的正常工作。
1.电源完整性问题的起因及危害
造成电源完整性问题的根源主要在于两个方面：数字器件在高速开关状态下，ΔI噪声电流和瞬态负载电流过大；对于理想电压源，源阻抗为零，输出电压保持恒定，然而实际电源分配系统存在电感，造成输入阻抗过大，造成很大电磁骚扰。电源分配系统可以看成很多电感和电容构成的网络，也可看成谐振腔，存在谐振效应，影响阻抗的大小，同时存在边缘效应，即引起边缘反射和边缘辐射现象。
电源完整性，即ΔI噪声电流的噪声电压对数字电路有以下危害：
1）影响同一集成芯片内其他门电路的正常工作。如果ΔI的噪声电压足够大，将使门电路的工作电源电压发生较大的偏移，从而使芯片工作异常，发生错误。
2）影响其他集成芯片的运行。一个芯片产生的ΔI噪声将沿着电源分配系统传导，从而使其他芯片工作异常，发生错误。
3）使门电路的输出发生波形扭曲变形，从而增加相连门电路的工作延迟时间，严重时可使整个电路的机器工作周期发生紊乱，导致工作错误。
4）造成严重的电磁骚扰发射。
2.解决完整性问题的方法
随着集成电路运行速度的日益提高，集成电路芯片和数字印制电路板的集成度日益增大，ΔI的噪声电压的骚扰日趋明显，所以，必须根据ΔI的噪声电压的特性，采用一定的电路设计方法，来抑制ΔI的噪声电压。(www.xing528.com)
当前，电源完整性问题主要通过两个途径解决，即优化印制电路板的叠层设计、布局布线和安装去耦电容。当高速系统工作速率低于400MHz时，在恰当位置安装合适的去耦电容将有助于减小电源完整性问题；当系统速率更高时，去耦电容作用减小。这时，只有通过优化印制电路板层间距设计及布局布线、降低电源电压，以及适当匹配，降低反射等办法解决电源完整性问题。完全解决电源完整性问题，难度比解决信号完整性问题更大，因此对工程师的技能要求更高。
3.电源分配网络设计
电源分配网络的质量直接影响信号的质量。电源分配网络的作用就是给系统内所有器件或芯片提供足够的电源，并满足系统对电源稳定性的要求。电源分配网络设计的关键是控制电源分配网络的目标阻抗。
电源分配网络设计的目标是尽可能减小网络阻抗，实现电源完整性。目前，有以下两种方法。
（1）电源总线法 电源总线由一组不同电压级别的线路组成，存在一定阻抗。例如，在一块带有20个芯片的印制电路板上，如果每个芯片的工作电流为200mA，则总电流为4A。当电源总线的阻抗为0.125Ω时，将会造成0.5V的电压损失。如果总电压为5V，则电源总线上最后一个芯片仅能得到4.5V电压。更严重的是，每个芯片所产生的ΔI的噪声电压都被带入电源总线上的其他芯片，引起电磁骚扰的传播。所以，电源总线法不适用于高速印制电路板。
（2）电源/地平面法 由于使用的是整块层面，阻抗很小，能为所有芯片提供全电压；同时，每个芯片所产生的ΔI的噪声电压都很小，不会引起电磁骚扰的传播，因此，这种方法适用于高速印制电路板。但当电源/地平面距离较大时，电容很小，对EMI电场的抑制作用减弱；而当信号线与回流线之间距离较大时，势必加大电感，从而增强EMI磁场，均导致EMI增加。对于小于1ns翻转时间前后沿的芯片，由于ΔI的噪声电压的存在，电源/地平面间各处电压不同，影响IC供电，导致误操作。为此，应尽可能减小网络阻抗，消除ΔI的噪声电压，实现电源完整性。
4.安装去耦电容
在电子电路设计中，采用去耦技术能够阻止能量从一个电路传输到另一个电路。在电路中，当CMOS逻辑器件的众多信号引脚同时发生0、1转换时，不论是否接有容性负载，都会产生很大的ΔI噪声电流，使得器件外部的工作电源电压发生突变。这时可采用去耦技术来保证直流工作电压的稳定性，确保各逻辑器件正常工作。一般是选择安装去耦电容来提供一个电流源，以补偿逻辑器件工作时所产生的ΔI噪声电流，防止器件从电源和接地分布系统中吸取该电流，从而造成电源电压的波动。从另外一个角度来说，由于电路中电源线和地线结构表现为一个感性阻抗，从而使ΔI噪声电流表现为一个ΔI的噪声电压来破坏逻辑器件的工作，去耦电容就可以补偿并减小这个感性阻抗，以减小影响器件正常工作的ΔI的噪声电压。去耦电容可以分为两种：本地去耦电容和整体去耦电容。本地去耦电容可以就近为器件产生的ΔI噪声电流提供一个电流补偿源。整体去耦电容则为整个电路板提供一个电流源，来补偿电路板工作时所产生的瞬间ΔI噪声电流。
在印制电路板上安装去耦电容之后，这些去耦电容就像一个储存着丰富电荷的池子，随时应付门电路的提取。当未安装去耦电容时，ΔI噪声电流由电源UDD提供，从而造成电源及接地系统中存在电流的波动。在安装去耦电容之后，由UDD对去耦电容充电。当门电路工作中产生电流突变时，可由去耦电容提供该电流，从而避免了门电路从电源系统中提取，也就抑制了ΔI噪声电流的出现。同理，当门电路接有容性负载时，工作过程中将发生充电和放电，其所需的电荷也可由去耦电容提供，也抑制了ΔI噪声电流的出现。
（1）本地去耦电容 所有高速逻辑器件都要求安装本地去耦电容来满足器件开关时所需的突变电流。CMOS器件极快的波形边缘变化更是要求如此。安装本地去耦电容减少了电源供给结构的感性阻抗，阻止了器件工作电源电压的瞬间电压突变，可以保证逻辑器件正常工作。
（2）整体去耦电容 整体去耦电容又称为旁路电容。它用来补偿印制电路板与母板之间或印制电路板与外接电源之间电源线及地线结构上发生的电流突变。一般工作于低频状态，为本地去耦电容补充所需电荷，以保证工作电源电压的稳定。整体去耦电容一般为本地去耦电容的10倍，其位置应紧靠整个印制电路板外接电源线和地线。
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
