集成电路版图检查与数据提交优化方案

一、版图检查

虽然版图在设计过程中一直按照特定的电路图（Schematic）展开，并遵循着一整套设计规则，但是当版图首次完成时还是可能存在一些错误的，特别是大规模集成电路尤其如此。其原因很简单，大规模集成电路的版图是成千上万的元件和几何图形的有机组合体，在设计过程中有着成千上万的操作，忽略、添加和错误在所难免。于是版图的检查对于设计一个能够实现预定功能的集成电路是非常重要和必要的。

版图检查的任务大体可分为以下三个过程：设计规则检查（DRC），电气规则检查（ERC），版图和电路图对照（LVS）。

1.设计规则检查（DRC）

每一种集成电路工艺都有一套贯穿于整个制造过程的技术参数。这些参数通常是由所用的设备决定的，或者通过实验测量得到的。它们可能是极值、区间值或最优值。另一方面，为了实现在芯片上的测试和封装，焊盘要有适当的大小和布局。根据这些参数，工艺厂家会制订出一套版图设计规则。每一个版图都应该遵循确定的规则进行设计。在画版图的过程中要不时地进行设计规则检查。没有设计规则错误的版图是技术上能够实现芯片功能的前提。

设计规则检查（DRC，Design Rule Check）的任务是检查发现设计中的错误。运行DRC，程序就按照相应规则检查文件运行，发现错误时，会在错误的地方作出标记（mark），并且作出解释（explain）。设计者就可以根据提示来进行修改。

2.电路提取

运行电路提取（Circuit Extraction）的软件可以生成版图的电路拓扑。这种拓扑关系的描述包括：元件和元件相连的节点清单，或者是节点和节点间连接的元件的清单。这些数据可被用来模拟和进行功能验证，也可以用来进行电气规则检查（ERC）和版图与电路图对照（LVS）。为了能够从显示器上直接发现错误，电路提取产生待检查版图的简化图。在简化图里，只有代表元件、节点和端点的几何体被保留下来。为此，在进行电路提取之前，所有的端点和由金属层产生的电阻、寄生电容、传输线等一些特殊器件都应该标注出来并注明名称，因为这些几何图形通常情况下是不作为电路元件来提取的。

3.电气规则检查（ERC）

电气规则检查（ERC，Electric Rule Check）是在提取的网表的基础上检查电路在连接和控制方面的错误。通常，进行电气规则检查时，需要所有同名的节点都连接在一起。不同名的节点或焊盘不能孤立存在，每一个晶体管至少要连接成一个二极管，即不能有一个极是悬空的。

4.版图与电路图对照（LVS）

版图检查的最有力的工具是版图与电路图对照（LVS，Layout-vs.-Schematic）。LVS程序的一个输入文件是由电路图产生的元件表、网表和端点列表，另一个输入文件是从版图提取出来的元件表、网表和端点列表。通过LVS，所有元件的参数，所有网络的节点，元件到节点以及节点到元件的关系一一扫描并进行比较。输出的结果是将所有不匹配的元件、节点和端点都列在一个文件之中，并且在电路图和提取的版图中显示出来。

二、版图数据的提交

如果从版图提取出来的电路图经过仿真后证明功能仍然正确，并且版图和电路图的对照已经没有任何错误，那么以芯片形式体现的一个独立电路的版图设计就算完成了。如果这样一个独立电路通过一个多项目晶圆MPW（Multi-ProjectWafer）技术服务中心流片，就可以将版图数据转换成称之为GDS-II格式的码流数据，并将此码流数据通过因特网传送或复制到磁带、磁盘和光盘等媒质上，寄送到MPW技术服务中心，最终完成提交版图数据（tape-out）的任务。

多个独立的电路（芯片）可以做成一个模块。芯片和模块最后应该布置到一个宏芯片（Macro-Chip）中。这个宏芯片应该进一步包括称之为PM（Process Monitor）的工艺监测图形、对准图形和宏芯片的框架，并应包括一套掩膜的所有数据。这样的“拼图”和“装框”的工作通常是在MPW技术服务中心完成的。(www.xing528.com)

“拼图”和“装框”后的宏芯片同样转换成GDS-II格式的码流数据传送到芯片制造厂家的掩膜制作部门。在那里根据GDS-II格式的版图数据制造出一套掩膜，最后，将掩膜提供给工艺流水线完成集成电路制造。

小　结

1.版图（Layout）是集成电路设计者将设计、模拟和优化后的电路转化成为一系列的几何图形，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。

2.集成电路的制造必然受到工艺技术水平的限制，受到器件物理参数的制约，为了保证器件正确工作和提高芯片的成品率，要求设计者在版图设计时遵循一定的设计规则，这些设计规则直接由流片厂家提供。设计规则（design rule）是版图设计和工艺之间的接口。

3.设计规则主要包括各层的最小宽度、层与层之间的最小间距等。

4.在正式用Cadence画版图之前，一定要先构思，也就是要仔细想一想，每个管子打算怎样安排、管子之间怎样连接，最后的电源线、地线怎样走。

5.版图检查的任务大体可分为以下三个过程：设计规则检查（DRC），电气规则检查（ERC），版图和电路图对照（LVS）。

思考与练习

1.什么是集成电路版图，什么是版图设计规则，一般包括哪些内容？

2.版图设计规则中的交叠包括哪些形式？

3.利用版图编辑工具设计版图的基本步骤有哪些？

4.版图检查的任务包括哪些内容？

5.根据设计规则画一个宽长比为22/1的n-阱CMOS版图。