深入了解IC制造的主要工艺技术

一、热氧化工艺

1.氧化工艺定义及分类

对硅晶圆片进行热氧化已形成二氧化硅的过程是一个重要的工艺步骤。通常将成批的硅晶圆片放入洁净的石英炉管中，石英炉管一般加热到很高的温度（通常在800℃到1200℃之间）。在常压下将含氧气体（例如干的氧气或水汽，分别对应于干氧氧化工艺过程和湿氧氧化工艺过程）由炉管的一端通入并从另一端流出。早期使用的是水平卧式加热炉管，见图3-4所示。近年来更多采用的是一种新型的垂直立式加热炉管，如图3-5所示。采用这种垂直立式炉管来进行硅晶圆片的热氧化时，首先要将硅晶圆片放在石英材料的支架上，硅晶圆片的正面向下以尽可能减少颗粒玷污；然后将石英支架连同硅晶圆片一起推入炉管中，氧化的气体由炉管的顶部流入，经过硅晶圆片恒温区，最后由炉管的底部流出。与传统的水平炉管相比，在这种垂直炉管中流动的氧化气体其均匀性要好得多。氧化过程中发生的主要化学反应如下：

图3-4　水平卧式加热炉管示意图

无论是干氧氧化或湿氧氧化，都会对硅晶圆片表面的硅有一定的消耗。每生长1μm的二氧化硅层，大约要反应消耗掉0.44μm的硅衬底层，换句话说，硅材料在生成二氧化硅的过程中体积大约要膨胀2.2倍。氧化的工艺过程实际上就是，氧化剂（O2或H2O）分子在高温下通过扩散进入到硅和二氧化硅的界面处，并不断地与硅发生上述反应的过程。硅晶圆片表面的氧化速度与氧化温度、硅晶圆片的晶向等因素有关。

硅平面工艺中的隔离氧化层以及MOS器件中的栅氧化层都是利用上述反应过程形成的。除此之外，热氧化生长的二氧化硅层在离子注入和扩散技术中还可以用作定域掺杂的阻挡层。从某种意义上说，当代硅超大规模集成电路技术能够获得今天这样的成功，一个重要的原因就是硅材料的表面能够通过热氧化工艺生长出稳定的且具有极佳界面电特性的二氧化硅层。

2.选择性氧化

集成电路中对双极型晶体管和MOS管起着隔离作用的场氧化层是通过选择性氧化（或称场区氧化）工艺完成的。

它首先在整个硅晶圆片（通过硅片上已有一薄层二氧化硅）上淀积一层氮化硅，淀积厚度约150nm，然后把双极型晶体管和MOS管有源区以外的氮化硅层用光刻和刻蚀工艺去除，只在有源区上留有氮化硅层作为氧化时的阻挡层。接着在高温下长时间进行氧化，使场氧化层的厚度达到1.0μm以上。最后去除氮化硅及其下面的氧化层。

去除氮化硅后，硅圆片上留有很多被氧化层所包围的“岛”。双极型晶体管的集电区、基区和发射区或MOS管的源区、漏区和栅区都制作在这些岛中。

由于生长场氧化层的时间较长，在氧化过程中氧化除了在垂直于晶圆片的方向进行，也会在平行于晶圆片的侧向进行，因而在氮化硅层的下方也生有二氧化硅，并迫使氮化硅边缘处翘曲，如图3-6所示。

从图中可以看出在氮化硅阻挡层下有一弯曲状的尖嘴区，常称为鸟嘴（bird's beak）。这个鸟嘴区将使有源区的尺寸有所缩小，也就是说有源区的尺寸不再与氮化硅层所确定的有源区尺寸相一致，在设计器件有源区尺寸时应该考虑到这一影响。

图3-5　垂直立式加热炉管示意图

图3-6　生成场氧化层后的剖面图

二、热扩散掺杂

早期的中、小规模集成电路制造中广泛采用热扩散掺杂技术，热扩散掺杂工艺通常也在水平石英炉管中完成。它首先对硅晶圆片表面进行热氧化处理，形成一层具有一定厚度的二氧化硅的薄膜层；然后依次利用光刻和刻蚀工艺在二氧化硅薄膜层上腐蚀出具有特定图形的窗口；再采用气态或气相杂质源，在高温（一般大约是800℃到1100℃）下，杂质原子（例如硼、磷、砷等）就会进入硅晶圆片上相应的窗口内。杂质原子在高温下从硅晶圆片表面的高浓度区向衬底内部的低浓度区逐渐扩散。不同杂质原子通过扩散能够溶解到硅晶圆片中的最大浓度（称为该杂质在硅材料中的固溶度）与热扩散温度有关。

杂质原子在固体中的热扩散系数D（单位为cm2/s）与温度T（单位为K）之间存在着强烈的指数型变化关系。这一指数型关系决定了杂质热扩散要在高温下进行，因为低温时由于杂质的热扩散系数太小，要达到同样的扩散深度，所需热扩散时间要大大加长。杂质的热扩散系数D与温度T之间的指数关系，还要求将扩散炉管的温度准确地控制在正负几个摄氏度的变化范围内，这样才能精确地控制扩散杂质在衬底中的浓度分布。鉴于多数掺杂原子在二氧化硅中的热扩散系数较低，因此可以利用二氧化硅薄膜层来有效地阻挡杂质原子的扩散。

扩散杂质时，现将硅晶圆片置于水平卧式扩散炉中，掺杂原子则通过流入石英炉管中的气体引入。掺入硼原子时，常用的扩散杂质源为B2 O3、BBr3、BCl3等；掺入磷原子时，常用的扩散杂质源则为PH3、P2 O5、POCl3等。固态杂质扩散源通常置于石英炉管中靠近进气口的一侧或是炉管中一段独立加热区域；气态杂质扩散源则可直接与流入炉管中的气流相混合；而液态杂质扩散源则可通过惰性气体“鼓气泡”的方式携带进入扩散炉管。

必须特别强调，在热扩散工艺时要求很高的洁净程度。在中等掺杂时，在硅晶圆中每单位体积引入的杂质浓度只为硅原子浓度的百万分之一，因此使用的各种材料的纯度和洁净处理就显得至关重要。用于热扩散的杂质源和携带气体必须超纯净，石英加热炉管、石英舟硅晶圆片支架以及石英推拉杆在投入正式使用前也必须严格清洗（一旦投入正常使用之后，除非受到特别污染，否则在正常使用情况下，由于高温热处理过程所具有的自清洗作用，石英炉管会保持良好的洁净状态）。另外，硅晶圆片本身在进入热扩散石英炉管之前也必须进行严格的清洗，包括最后用稀的氢氟酸（HF）溶液将硅晶圆片表面不希望残留的二氧化硅（SiO2）薄层漂洗干净。

值得一提的是，硅晶圆片直径的不断增大已使许多工艺的加工处理方式发生了深刻变化。例如，8英寸或更大直径的硅晶圆片大都采用垂直的立式氧化扩散炉管，而很少采用传统的水平卧式加热炉管。同样，大尺寸硅晶圆片的引入已使薄膜淀积、刻蚀、离子注入等诸多工艺过程中采用了单片加工处理方式，这种单片处理方式已经导致快捷、灵敏、精确的机械手传片系统的发展。

三、快速热处理

在现代超大规模集成电路制造过程中，早期许多采用石英加热炉管进行热处理的工艺目前正逐渐被快速热处理RTP（Rapid Thermo Processing）工艺所取代。这种快速热处理的过程包括快速热氧化RPO（Rapid Thermo Oxidization）、离子注入后的快速热退火RTA（Rapid Thermo Annealing）、快速加热化学气相淀积RTCVD（Rapid Thermo Chemical Vapour Deposition）等工艺过程，这些工艺过程将随后介绍。图3-7给出了一个简单的快速热处理系统的原理示意图。传统的石英加热炉管由于一次要处理大批量的硅晶圆片，因此其升温、降温过程不可能在一个较短的时间内完成。在快速热处理系统中则采用单片处理方式，硅晶圆片正面向下（以便尽量减少尘埃颗粒污染），置于低热容量石英夹具上，硅晶圆片的上方分布着高强度（几十千瓦）的一组卤钨红外加热灯管，整个加热腔体的内壁由镀有难熔金属薄膜的反射镜面组成。开启加热灯管后，高强度的红外辐射能量透过石英腔体照射到硅晶圆片上并被硅晶圆片吸收，使得硅晶圆片的温度快速上升（升温速率可达50℃/s～100℃/s）；当腔体内的气体流动达到稳定后，硅晶圆片的温度迅速上升至所需的处理温度。热处理过程结束后，关闭加热灯管。由于快速热处理系统比起传统的石英加热炉管具有较低的热容量，因此硅晶圆片的温度会迅速下降。快速热处理过程中两个最为关键的要点就是既要保证精确的温度控制与测量又要保证在整个硅晶圆片上温度的均匀分布。

图3-7　快速热处理系统的示意图及其温度与时间的变化关系

各种热处理工艺步骤所共同具有的一个关键参数是热开销Dt乘积。一般而言，我们总是设法尽量减小这个热开销乘积，因为Dt乘积过大，会导致掺杂分布的可控性变差，这对小尺寸器件特性非常不利。在传统的热处理工艺过程中，我们主要通过尽可能降低热处理温度从而减小热扩散系数D这种方式，来达到减小热开销Dt的目的。但在快速热处理工艺中则不同，热处理的温度通常很高（大约1000℃），而热处理时间则很短，约数秒钟至数十秒钟（相对而言，传统的炉管热处理工艺加热时间较长，一般约数十分钟甚至数小时）。

四、离子注入

离子注入是高温热扩散掺杂方法的一个替代技术，它是直接将高能量的杂质离子注入半导体晶圆片中。在这一工艺中，一束离子化的杂质离子首先被电场加速到较高的能量范围，从几千伏到几兆伏，然后借助此高能量直接注入晶圆片内。当注入的高能杂质离子进入晶体后，由于与晶格原子的碰撞，他们将失去从加速电场所获得的能量，并最终停留在某个平均穿透深度（称为离子注入的平均投影射程）附近。根据注入杂质离子的不同以及注入能量的高低，离子注入的射程一般都在几十纳米至1微米范围内。

图3-8给出了一个离子注入设备的示意图。从图中可以看到，一台简单的离子注入机通常包括离子源、质量分析器、加速器、偏束器、扫描器、工作靶室以及真空排气系统和电子控制系统。离子注入的基本过程是：从离子源引出包含有多种不同元素的离子束，通过质量分析器将所需要用于注入的离子准确地分选出来，然后经过加速器加速，使得注入离子获得所需要的能量，再经过偏束器使注入离子偏转一定的角度从而滤去中性粒子束流，最后用扫描器使离子束流能均匀地注入晶圆片上。

离子注入掺杂的一个明显优点就是工艺处理温度比较低，因而利用离子注入工艺实现某些特定的掺杂分布时，不会对硅衬底中原有的掺杂分布造成显著的影响。离子注入工艺技术可以实现剂量精确且可控的掺杂分布，对于各种小尺寸半导体器件来说，这种超浅的、精确的掺杂分布控制是极其重要的。此外，对于一些难以通过热扩散工艺进行掺杂的掺杂原子，也可以利用离子注入工艺将其直接注入半导体材料中，从而实现所需要的掺杂分布。离子注入掺杂还可以利用具有一定厚度的氧化层、多晶硅层或者金属层甚至光刻胶作为阻挡层，实现晶圆片上特定区域的选择性离子注入掺杂。

图3-8　离子注入设备的示意图

由于在离子注入的过程中可以精确地测量离子束流，因而可以对注入的杂质量实现精确地控制，再加上离子束流扫描的均匀性，使得注入掺杂工艺对于硅超大规模集成电路的制造具有特别强的吸引力。(www.xing528.com)

由于离子注入过程中存在着注入杂质离子与半导体晶圆片衬底晶格原子的碰撞，因此离子注入掺杂工艺存在的主要问题就是对于晶圆片晶格造成的损伤。但这种晶格损伤大多数可以通过注入后的热处理加以消除，这种热处理过程称为退火工艺。进行退火处理的另一个目的是激活注入的杂质离子，恢复晶圆片中少数载流子寿命和载流子迁移率。热退火的一般工艺条件是在氮气保护下将晶圆片加热到1000℃左右保持十几分钟到几十分钟。但对Ⅲ/Ⅴ族化合物材料来说，问题就没有那么简单，因为这类化合物半导体材料在高温下很容易分解。以砷化镓材料为例，在高温退火过程中，晶圆片表面处的砷化镓很容易受热分解，从而造成砷的外溢挥发。解决的方法之一就是采用表面包封退火技术，即在退火前通过淀积一层氮化硅薄膜，将砷化镓晶圆片的表面完全包封起来。另外一种就是采用快速热退火工艺，它采用前面介绍过的快速热处理设备，工艺处理时间很短，只要几秒钟到几十秒钟。由于热退火过程会导致注入杂质的进一步扩散，因此需要优化热退火工艺的温度和时间来尽可能地减小这种扩散过程。要减少高温热退火工艺所引起的注入杂质的进一步扩散，就要尽可能减小高温退火工艺给晶圆片带来的额外热开销Dt，而快速热退火工艺能满足这一要求。

五、化学气相淀积

前面我们讨论了利用热氧化以形成二氧化硅薄膜层。此外，还可以通过低压（大约10Pa）化学气相淀积LPCVD（Low Pressure Chemical Vapour Deposition）技术（见图3-9）或等离子增强化学气相淀积PECVD（Plasma Enhanced Chemical Vapour Deposition）技术来形成二氧化硅层。

图3-9　低压化学气相淀积设备原理示意图

与采用热氧化技术生长二氧化硅层的方法相比，这两种方法都不会消耗衬底材料，同时反应温度相对也较低。在这两种化学气相淀积工艺中，通常采用含硅的气体（例如硅烷SiH4）与含氧的气体反应，生成二氧化硅并沉积到晶圆片上。这种淀积方式的引入对于集成电路制造来说极为重要，因为在形成一个复杂结构的过程中，硅晶圆片可能已被其他结构所覆盖，难以再进行热氧化；或者硅晶圆片上已经形成了铝的金属导电层，不可能在承受较高的热氧化温度；或者衬底本身就是一种难以氧化的半导体材料。在这几种情况下，化学气相淀积工艺技术就显得十分必要。

低压化学气相淀积技术还可以广泛应用于其他薄膜材料的制备，如用与多晶硅、氮化硅以及无定形的非晶硅薄膜的淀积。特别是用多晶硅薄膜的淀积工艺形成硅栅，在自对准多晶硅栅CMOS集成电路制造工艺中具有重要的作用。

再如互连金属布线完成后，芯片加工的最后一道工序是采用等离子增强化学气相淀积PECVD方式，在整个硅晶圆片上淀积一层碳化硅或二氧化硅的钝化保护膜将其保护起来，接着用光刻和刻蚀工艺将各个压焊块上的压焊窗口打开。这样在以后的压焊工序时，使金属焊丝能直接接触到压焊块上的金属层以完成压焊。

还有一点需要指出的是，在半导体材料外延生长工艺中经常要用到的硅的气相外延VPE（Vaporous Phase Epitaxy）技术以及异质结化合物半导体材料与器件制备过程中经常用到的金属有机化合物化学气相淀积MOCVD（Metal-organic CVD）技术，从本质上说，也都属于化学气相淀积技术。与常规化学气相淀积工艺不同的是，在这几种工艺中，不仅要完成薄膜材料的淀积，而且还必须保证所淀积的薄膜材料具有与衬底半导体材料相一致的晶格结构。

六、光刻和刻蚀

1.光刻工艺

在进行光刻工艺时，必须先具有已制作完成的光刻掩膜版。光刻掩膜版的制作过程是：首先在覆盖了一层铬（或氧化铬，或氧化铁）薄膜的石英玻璃板上均匀涂敷一层电子束敏感材料。这种敏感材料通常称为电子束抗蚀剂，它是一种经电子束照射后会发生断链（称为正性电子束抗蚀剂）或交链（称为负性电子束抗蚀剂）反应的高分子有机聚合物。然后由计算机根据集成电路版图设计中各层的图形数据控制电子束图形发生器进行选择性的电子束扫描曝光。接下来在特定的化学显影液中对经过曝光处理的光刻掩膜版进行显影。对于正性电子束抗蚀剂来说，曝光区域的抗蚀剂将在显影过程中通过溶解去除，留下未曝光区域的抗蚀剂；而对于负性电子束抗蚀剂来说，未曝光区域的抗蚀剂将在显影过程中通过溶解去除，留下来的则是曝光区域的抗蚀剂。最后应用等离子体刻蚀工艺对光刻掩膜版上暴露出的铬（或氧化铬，或氧化铁）薄膜进行选择性刻蚀，从而形成光刻掩膜版上特定的不透光图形结构。

采用接触式或接近式曝光机时，要求光刻掩膜版上包含晶圆片上所有芯片所对应的设计图形。但对投影式分步重复曝光机来说，光刻掩膜版上只要求含有一个集成电路芯片所对应的设计图形。

在光刻工艺中，首先采用高速旋涂法（大约3000转/分）在硅晶圆片或其他材料层表面均匀涂敷一薄层对紫外线敏感的有机光致抗蚀剂（通常称为光刻胶），厚度约为0.5μm。与电子束抗蚀剂类似，光刻胶也分为正性光刻胶和负性光刻胶两种，其中正性光刻胶经过曝光、显影后在硅晶圆片留下的光刻胶的图形与光刻掩膜版上的图形完全相同，而负性光刻胶则正好相反。

在进行光刻曝光时，紫外线透过光刻掩膜版照射到硅晶圆片上的正性光刻胶上，使得曝光区域的光刻胶发生酸化反应，并与随后的碱性显影液发生反应生成可溶性盐类物质而被溶解掉，这就使光刻掩膜版上的图形转移到了硅晶圆片表面的光刻胶上。当留下的光刻胶经过大约125℃的烘烤固化后，就可以进行随后的各种工艺操作了，例如可以透过光刻胶上的窗口进行选择性的杂质掺杂或选择性地刻蚀光刻胶下面的材料。

在投影式分步曝光方式时，晶圆片的曝光过程是用分步重复投影曝光机（见图3-10所示）逐个对芯片进行的。从图中可以看到，紫外线透过光刻掩膜版对晶圆片上的一个芯片区域进行选择性的曝光，然后晶圆片由X-Y方向精密控制工作台准确移动到下一个芯片位置并重复进行曝光。在这个分步重复曝光的过程中，最关键的就是必须将光刻掩膜版上的图形与晶圆片上已有的图形精确套准。

图3-10　分步重复投影曝光机工作原理示意图

光刻工艺（以及随后的刻蚀工艺）在集成电路制造工艺中占有极其重要的地位，其原因在于光刻工艺水平的高低决定了半导体器件的最小特征尺寸和集成电路的集成规模。

目前光刻工艺技术能达到的最小加工尺寸已经接近于使用的曝光光源波长，在这种情况下，经典的几何光学理论已经不再适用，必须考虑光波动效应的影响，特别是光的衍射效应对小尺寸光刻图形的影响。受光的衍射效应限制而决定的最小可分辨图形尺寸要减小，就必须尽可能选用数值孔径较大（价格也更昂贵）的曝光设备，同时尽量减小所有曝光光源的波长。在这样的设计思想指导下，曝光机镜头的数值孔径正不断增大，光源也从早期使用的汞弧灯紫外光（波长为436nm或365nm）逐渐发展为氟化氪KrF（Krypton Fluoride）准分子激光光源（波长为248nm）或氟化氩ArF（Argon Fluoride）准分子激光光源（波长为193nm），甚至波长更短的甚紫外光EUV（Extra Ultra Violet，波长为154nm）。同时各种新的改进型曝光技术（例如相移掩膜技术、离轴照明技术等）也被陆续投入使用，这些都使得曝光机实际的最小可分辨图形尺寸已经接近甚至小于曝光光源的波长。例如采用波长为365nm的光源已经能够刻出0.25μm的最小线宽，而波长为193nm的ArF准分子激光光源则可以得到0.15μm的最小线宽。正是由于在甚紫外线光源、精密光学投影系统、高精度机械传动与对准设备等领域所取得的一系列重大技术突破，才使得集成电路制造业能够取得如今的辉煌业绩。

光刻工艺中的另一个关键技术参数就是聚焦深度DOF（Depth of Focus）。我们知道，光刻胶本身有一定的厚度，实际工艺制造过程中晶圆片表面也存在高低不平，为了把掩膜版上的图形“完美的”转移的光刻胶上，要求曝光系统具备足够的聚焦深度。当光源的波长很短时，聚焦深度会大大降低，这对于大直径晶圆片的后续光刻工艺来说是一个非常严峻的挑战。因为此时晶圆片上已经形成的各类图形所存在的不平坦程度可能已经超过的曝光机所能提供的聚焦深度。

因此，有时还必须增加额外工艺步骤，使晶圆片表面尽可能实现平坦化，通常可采用化学机械抛光CMP（Chemi Mechanical Polishing）工艺。这种平坦化工艺既包含采用碱性腐蚀液的化学腐蚀过程，同时又包含有精细研磨浆料的机械研磨作用。目前最常有的一种掩膜浆料是由精细的二氧化硅颗粒与氢氧化钠溶液经过适当的配比形成的。

人们一直对X射线光刻技术或电子束光刻技术始终具有浓厚的兴趣，以获得波长尽量短的射线，而电子束、离子束及X射线束恰可用作曝光用途的极短波长射线。

电子束很容易产生，且易聚焦和偏转。能量为10keV、波长约为0.01nm的电子束，已可以用来实现光刻工艺中的曝光，其最小可分辨线宽尺寸仅受限于聚焦束斑的大小及其与光刻胶之间的相互作用。通过电子束直接曝光已经能够获得线宽小于0.1μm的图形，而且这种由计算机控制的电子束直接曝光无虚掩膜版，因此特别适合于有极小尺寸晶体管的高集成度电路的光刻，其缺点就是整个晶圆片的曝光时间太长，生产效率较低。

X射线曝光也提供了得到更小尺度电路的可行性。例如采用某种重金属材料作为光刻掩膜，波长为0.1nm左右的X射线可以用来实现小于0.1μm的光刻分辨率。这种高强度的准直X射线源可以通过同步辐射加速器系统来获得。

2.刻蚀工艺

经过涂胶、曝光、显影等工艺步骤在光刻胶上形成了所需窗口或图形后，就可以利用这层光刻胶作为屏蔽掩膜而对其下面的材料进行选择性腐蚀。在早期的集成电路制造工艺中，大量采用湿法化学腐蚀。例如，利用稀释的氢氟酸溶液腐蚀热生长的二氧化硅，这种溶液对其他材料具有较高的腐蚀选择比。这里所说的腐蚀选择比是指氢氟酸溶液腐蚀二氧化硅，但却几乎不腐蚀起屏蔽保护作用的光刻胶或二氧化硅下面的硅衬底。虽然湿法化学腐蚀工艺表现出较好的选择性，但缺点是它们具有各向同性的腐蚀特性，即它们沿水平方向的横向腐蚀速率几乎与沿垂直方向的纵向腐蚀速率一样快，这对于极小特征尺寸的深亚微米半导体器件来说是难以接受的。因此湿法腐蚀工艺已经逐步被基于等离子体的干法刻蚀工艺所取代，目前湿法化学处理技术主要用于硅晶圆片的化学清洗工艺。

基于等离子体的干法刻蚀工艺不仅具有很好的选择性，而且具有较好的各向异性腐蚀特性，即沿着硅晶圆片表面的横向钻蚀速率远远小于沿着硅晶圆片深度方向的纵向刻蚀速率。最常用的一种基于等离子体的刻蚀工艺是反应离子刻蚀RIE（Reactive Ion Etching），见图3-11所示。典型的反应离子刻蚀工艺通常是在低压（大约0.1Pa～10Pa）反应腔内通入合适的刻蚀气体（例如四氟化碳、三氯化硼等），然后在阴极和阳极之间加上一定的射频电压（通常为13.56MHz）以激发辉光放电，产生等离子体。射频电压所形成的电场将对反应气体系统中质量较轻的电子进行加速，使其获得的动能（约10eV）远远高于质量较重的离子，这些高能量的电子再与反应气体中的其他中性原子或分子相碰撞，产生大量新的二次电子和原子团、活性基等。在刻蚀过程中，待刻蚀的晶圆片放置在射频电源的阴极上，接地的反应腔壁则起阳极作用。等离子体物理的研究告诉我们，反应腔内的等离子体在大部分区域都是一个具有高导电性的等势体，但是在靠近两个电极的区域则是呈现高阻状态的暗区；此外增大接地阳极对阴极的面积比，还可以提高阴极附近暗区上的直流自偏置电压。直流自偏置电压最高可以高达100V至1000V，这样就使正离子在此区域内能被电场加速获得较大的动能，并可垂直轰击待刻蚀的晶圆片表面。这种物理的轰击作用使得反应离子刻蚀工艺具有较好的各向异性腐蚀特性，同时反应离子刻蚀气体系统中那些具有高度反应性的原子团和活性基，又使化学反应过程表现出较好的腐蚀选择比。因此反应离子刻蚀工艺在各向异性腐蚀特性和腐蚀选择比这两个方面取得了较好的统一，目前已发展成为现代集成电路刻蚀工艺中的主要技术之一。

图3-11　典型的离子刻蚀设备原理示意图

七、金属化

在晶圆片上得到了大量相互隔离且互不连接的半导体器件之后，下一步就是要用导电金属层将这些相互无关、各自独立的半导体器件连接起来以构成一个完整的集成电路，通常把这一工艺过程称作金属化。金属薄膜一般通过蒸发或者溅射等物理气相淀积方式形成，例如在硅晶圆片表面形成一层铝导电薄膜。铝的溅射一般通过将铝靶（通常是含有大约1%硅和4%铜的合金）置于惰性气体氩的等离子体环境中实现。高能量的氩离子在强电场的作用下轰击铝靶，通过碰撞中能量的转移使得铝靶上的铝原子获得足够的能量脱离铝靶飞溅出来，并沉积到铝靶附近的晶圆片上，见图3-12。最后对淀积了一层铝层的晶圆片进行光刻和反应离子刻蚀，并在450℃左右的温度下进行大约30分钟的烧结合金处理，即可使铝连线与硅之间形成良好的欧姆接触。

金属连线可以有多层，因而可以有多次金属化过程。上下两金属层之间用二氧化硅层相隔离（二氧化硅采用化学气相淀积方法形成）。在需要连接上下金属层的指定位置，用光刻和刻蚀方法在二氧化硅层上开出通孔，在上层金属化时上层金属会穿过通孔与下层金属连通。

图3-12　真空溅射镀膜设备的原理示意图