基于ARM架构的SoC设计技术

（1）基于ARM架构的SoC设计技术

ARM一般指采用高级精简指令集的微处理器（Advanced RISC Machines），这类微处理器由全球领先的半导体知识产权（IP）提供商英国ARM计算机公司设计。ARM公司并不生产和销售实际的半导体芯片，而是以IP许可的模式与其他公司进行合作。ARM公司向下游的IC设计公司（包括美国苹果等）授予IP许可，其他公司或是向ARM支付原始IP许可费用并利用ARM的IP进行芯片设计，或是在生产制造基于ARM的SoC芯片后向ARM交纳每块芯片或晶片的版税，在授权过程中ARM公司会提供一系列必要的工具来协助这些设计公司。从目前看，这种以ARM为核心的芯片制造产业生态要显得比以往英特尔公司的更有生机，因为其合作生产的方式相对开放，企业可以根据自己的需求来定制属于自己的ARM处理器。

ARM计算机公司

ARM计算机公司的前身是英国的Acorn计算机公司。1985年，Roger Wilson和Steve Furber自行设计成功第一代的32位、6MHz微处理器，并使用这颗处理器制造了一台RISC指令集的计算机，简称ARM（Acorn RISC Machine）。1990年11月27日，Acorn公司正式改组为ARM计算机公司^[5]。

目前，总部位于英国剑桥的ARM公司已是全球领先的半导体知识产权（IP）提供商，在数字电子产品特别是移动芯片的开发中处于核心地位。该公司拥有2000多名员工，并且在全球范围内设立了多个办事处，现已销售超过200亿个基于ARM架构的芯片，并向全球250多家公司出售800多个处理器许可证。

目前，ARM的授权等级主要有架构授权、内核授权和使用授权。

架构授权：指下游的IC设计公司向ARM购买处理器的设计架构和对应的制造许可，并可以从整个架构和指令集入手对ARM的架构进行深度优化，甚至可以对ARM指令集进行扩展或缩减，以便达到更高性能、更低功耗或更低成本等不同目的。这种授权方式价格昂贵，只有少数的典型厂商（如高通、苹果、微软等）采用这种方式。

内核授权：指下游的IC设计公司将其所购买的ARM核心整块应用到其自行设计的芯片中，用户无法对ARM的核心进行修改。目前有大量的IC设计公司采取这种授权方式，例如TI、博通、飞思卡尔等，这种授权方式的价格通常更低，也便于企业在保持ARM处理器自身特性的前提下尽早实现众多功能。

使用授权：这是一种等级较低的授权等级，用户只能购买已经封装好的整个ARM处理器核心，若要实现更多功能和特性，必须通过增加现用封装之外的DSP核心。

ARM的开放式合作方式开创了半导体产业发展史的先河。目前，包括苹果公司在内，全球超过95%的智能手机和平板电脑都采用ARM架构的移动芯片。如何基于ARM处理器的基本架构，快速完成满足自身产品定位的移动芯片，已经是众多芯片设计公司的“必修课”。

基于ARM架构的微处理器使用精简指令集格式，该格式优先选择那些使用频率较高的简单指令，减少指令格式和寻址方式的种类。采用ARM架构的移动芯片有能耗较低的特点，适用于移动通信领域。以下为历代ARM处理芯片的版本代号及性能对比。

图5-3　ARM芯片的性能发展历史(www.xing528.com)

资料来源：根据网络资料整理

ARM的32位精简指令集处理器有四大优势：一是体积小、功耗低、成本低、性能强；二是大量使用寄存器且大多数数据操作都在寄存器中完成，指令执行速度更快；三是寻址方式灵活简单，执行效率高；四是指令长度固定，可通过多流水线方式提高处理效率。

（2）多核协同处理技术

移动终端与其他可以长时间接通电源的电子产品不同，其对电量消耗有着近乎苛刻的要求，续航能力是考核移动设备性能的首要指标。而事实上，终端设备的绝大多数电量都是被芯片消耗掉的，是否节能主要还是要看芯片的功耗大小。然而，高水平的运算能力又必然带来高功耗，这就使得芯片功耗和处理能力两者成为一对无法调和的矛盾。

从目前各大厂商的解决方案看，多核处理器是诸多移动终端的基本配置，多核处理器的一个重要优势就在于能较好地解决功耗和性能的矛盾，多核处理器能够自动挑选一定数量的芯片核参与运算，而让其他核处于最省电的休闲状态，这样的协同处理机制可让芯片功耗和处理性能两者在某种程度上达到最佳平衡点，既能保证一定的运算性能，又能在较长时间内实现低功耗地运行。

目前较为流行的方案是ARM的big.LITTLE异核多处理解决方案，这种技术方案拥有高效的应用模式，可以调度多个处理器的物理内核同时运转。同时，一些高密集、高级别计算任务会被分配给“big”内核处理（如图5-4）；而轻量级、低级别的任务则交给“LITTLE”内核处理。未来较长一段时间，与big.LITTLE类似的多核协同处理机制依然会是多核移动芯片的主流设计方案。

图5-4　采用big.LITTLE模式的异核多处理解决方案

（3）多模基带芯片设计技术

基带芯片的性能直接决定了移动终端产品与外界进行信息交互的质量高低。基带芯片技术一直沿着多频多模的方向发展演进，在支持主流的移动网络通信标准的同时，还要能够向下兼容较早的各种网络技术。为满足终端用户的移动漫游需求，必须将包括2G、3G、4G和Wi-Fi及GPS全球定位等功能集中在单个终端设备之上，这种被称为“全网通”的技术需求逐渐成为基带芯片设计的行业标准，这就使得多模基带方案成为必然。

在2G和2.5G时期，基带的数字处理功能和终端的基本外围功能都集中在单个片上系统（SoC）中，几乎所有的基带芯片都采用MCU+DSP（微处理器+数字信号处理器）的双处理器架构。MCU是整个移动芯片的控制中心，芯片通过运行一个嵌入式操作系统对其他器件进行控制，DSP子系统主要处理基带信号，完成硬件加速和底层数据吞吐等功能。进入3G之后，FPGA（现场可编程门阵列）也被加入到移动芯片的体系结构中，基带芯片开始出现MCU+DSP+FPGA的架构。随着更多通信模式的出现，基带芯片的设计难度不断攀升。

从目前各大厂商的解决方案看，基带芯片设计的关键技术在于简化算法的架构的同时，尽量地将复杂的算法硬件化。例如，随着天线数的增加，要避免增加算法实现的成本，不让多余的天线增加射频通道的数目，或增加射频和基带的功耗。当然，在移动芯片的设计过程还有一项关键技术，那就是如何在缩小工艺尺寸的同时降低芯片单位面积的功耗，这也是软件工程师所必须考虑的。