TTL集电极开路门和三态输出门的应用探析

一、实验目的

① 掌握集电极开路门的逻辑功能与使用方法。

② 了解负载电阻RL对集电极开路门的影响。

③ 掌握三态门的逻辑功能与使用方法。

二、实验原理

在数字系统中，有时需要把两个或两个以上集成逻辑门的输出端直接并接在一起完成一定的逻辑功能。普通TTL门电路的输出端是不允许直接连接的，因为它们的输出部分是推拉式电路（也称图腾柱结构），无论输出高电平还是输出低电平，输出阻抗都很低。

集电极开路门和三态输出门是两种特殊的门电路，它们的输出端允许连在一起，并能完成某些逻辑功能。

1．集电极开路门（OC门）

本实验所用OC与非门为2输入四与非门74LS03，其内部电路及引脚排列如图2.3.1（a）和（b）所示。OC与非门的输出管T3是悬空的，工作时，输出端必须通过一只外接电阻RL和电源UCC相连接，以保证输出电平符合电路要求。

图2.3.1 74LS03内部结构及引脚排列

OC门的应用主要有下述3个方面：

① 利用电路的“线与”特性方便地完成某些特定的逻辑功能。

如图2.3.2所示，将2个OC与非门输出端直接并接在一起，则它们的输出

即把2个（或2个以上）OC与非门“线与”可完成“与或非”的逻辑功能。

② 实现多路信息采集，使2路以上的信息共用一个传输通道（总线）。

③ 实现逻辑电平转换，以推动荧光数码管、继电器、MOS器件等多种数字集成电路。

图2.3.2 OC与非门“线”与电路

图2.3.3 OC与非门负载电阻RL的确定

图2.3.3所示电路由n个OC与非门“线与”驱动有m个输入端的N个TTL与非门，为保证OC与非门输出电平符合逻辑要求，负载电阻RL阻值的选择范围为

式中 IoH —— OC门输出管截止时（输出高电平UoH）的漏电流（约50 μA）；

ILM —— OC门输出低电平UoL时允许最大灌入负载电流（20 mA）；

IiH —— 负载门高电平输入电流（＜50 μA）；

IiL —— 负载门低电平输入电流（＜1.6 mA）；

n —— OC门个数；

N —— 负载门个数；

m —— 接入电路的负载门输入端总个数。

负载RL的取值相当重要，它会直接影响输出波形的边沿时间。当工作速度较高时，RL应尽量选取接近RLmin。为保证UoH不低于标准值，RL应小于RLmax，为保证UoL不高于标准低电平，RL应大于RLmin。

除了OC与非门外，还有其他类型的OC器件，RL的选取方法也与此类同。

2. TTL三态输出门（TS门）

TTL三态输出门是一种特殊的门电路，它与普通的TTL门电路结构不同，其输出端除了具有通常的高电平与低电平两种状态外（这两种状态均为低阻状态），还有第三种输出状态—— 高阻状态。处于高阻状态时，电路与负载之间相当于开路。三态输出门按逻辑功能及控制方式来分有各种不同类型，本实验所用三态门是三态输出四总线缓冲器74LS125，图2.3.4（a）所示是74LS125的逻辑符号，它有一个控制端（又称禁止端或使能端）E。E= 0为正常工作状态，实现Y = A的逻辑功能；E= 1为禁止状态，输出Y呈现高阻状态。这种在控制端加低电平时电路才能正常工作的工作方式称为低电平使能。

图2.3.4 74LS125逻辑符号及引脚排列图

图2.3.4（b）所示为74LS125引脚排列图。表2.3.1为其真值表。

表2.3.1 74LS125真值表(www.xing528.com)

三态电路的主要用途之一是实现总线传输，即用一个传输通道（称总线），以选通方式传送多路信息。如图2.3.5所示，电路中把若干个三态TTL电路输出端直接连接在一起构成三态门总线，使用时要求只有需要传输信息的三态控制端处于使能态（E= 0），其余各门皆处于禁止状态（E=1）。由于三态门输出电路结构与普通TTL电路相同，显然，若同时有两个或两个以上三态门的控制端处于使能态，将出现与普通TTL门“线与”运用同样的问题，因而是绝对不允许的。

图2.3.5 三态输出门实现总线传输

三、实验设备与器件

+5 V直流电源；+15 V直流电源；示波器；直流数字电压表；单次脉冲源；连续脉冲；逻辑电平开关；0-1指示器；74LS03，74LS125，74LS04。

四、实验内容

1．TTL集电极开路与非门74LS03负载电阻RL的确定

用两个集电极开路与非门“线与”驱动一个TTL非门，按图2.3.6连接实验电路。负载电阻由一个200 Ω电阻和一个20 kΩ电位器串接而成，取UCC=5 V，UoH=3.5 V，UoL=0.3 V。接通电源，用逻辑开关改变两个OC门的输入状态，先使OC门“线与”输出高电平，调节RP使UoH=3.5 V，测得此时的RL即为RLmax，再使电路输出低电平UoL=0.3 V，测得此时的RL即为RLmax。

图2.3.6 74LS03负载电阻确定

图2.3.7 OC门驱动CMOS电路接口电路

2．集电极开路门的应用

① 用OC门实现F=AB+CD+EF。

② 用OC门代替TTL电路驱动CMOS电路的接口电路，实现电平转换。实验电路如图2.3.7所示。

·在电路输入端加不同的逻辑电平值，用直流数字电压表测量集电极开路与非门及CMOS与非门的输出电平值。

·在电路输入端加1 kHz方波信号，用示波器观察A，B，C各点电压波形幅值的变化。

3．三态输出门

（1）测试74LS125三态输出门的逻辑功能

三态输入端接逻辑开关，控制端接单脉冲源，输出端接0-1指示器显示插口。逐个测试集成块中4个门的逻辑功能，并将结果记入表2.3.2中。

（2）三态输出门的应用

将4个三态缓冲器按图2.3.8接线，输入端按图示加输入信号，控制端接逻辑开关，输出接0-1指示器显示插口。先使4个三态门的控制端均为高电平“1”即处于禁止状态，方可接通电源。然后轮流使其中一个门的控制端接低电平“0”，观察总线的逻辑状态，记录实验结果。注意：应先使工作的三态门转换到禁止状态，再让另一个门开始传递数据。

图2.3.8 用74LS125实现总线传输实验电路

表2.3.2 74LS125逻辑功能测试值

五、预习要求

① 预习TTL集电极开路门和三态输出门工作原理。

② 计算实验中各RL阻值，并从中确定实验所用RL值。

六、思考题

① 为什么计算RLmax时用m，而在计算RLmin时用N？

② 集电极开路门在用于多路信息采集时有何缺点？

③ 在使用总线传输时，总线上能不能同时接有集电极开路门与三态门？为什么？

七、实验报告要求

① 画出实验电路图，并标明有关外接元件值。

② 整理并分析实验结果，总结集电极开路门和三态输出门的优缺点。