首页 理论教育 CPU内核构架解析的介绍

CPU内核构架解析的介绍

时间:2023-07-02 理论教育 版权反馈
【摘要】:TMS320C62x/C67xCPU内核基于VelociTI架构,TMS320C64xCPU内核基于VelociTI1.2架构。TMS320DM642属于TMS320C64x系列DSP,本书以TMS320C64x系列DSP内核构架为例进行介绍,TMS320C62x/C67x的不同之处可参考相关设计手册。图2-1TMS320C6x系列DSP的组成框图图2-2TMS320C6xCPU的内核构架TMS320C6000CPU内核主要包括:1)程序取指单元。TMS320C6xCPU内核的主要功能特性有:·先进的VLIW结构,包括2个乘法器和6个算术逻辑单元,可以在一个时钟周期内,同时执行8条指令。

CPU内核构架解析的介绍

TMS320C62x/C67xCPU内核基于VelociTI架构,TMS320C64xCPU内核基于VelociTI1.2架构。其内核构架分别如图2-2a和图2-2b所示。

TMS320DM642属于TMS320C64x系列DSP,本书以TMS320C64x系列DSP内核构架为例进行介绍,TMS320C62x/C67x的不同之处可参考相关设计手册。

978-7-111-37346-9-Chapter02-1.jpg

图2-1 TMS320C6x系列DSP的组成框图

978-7-111-37346-9-Chapter02-2.jpg

图2-2 TMS320C6xCPU的内核构架

TMS320C6000CPU内核主要包括:

1)程序取指单元

2)指令分配单元。

3)指令译码单元。

4)A/B两组通用寄存器。

5)两个数据通路,每个通路有4个功能单元。

6)1组控制寄存器。

7)控制逻辑。(www.xing528.com)

8)测试、仿真和中断控制逻辑。

CPU有两个可进行数据处理的数据通路A和B,每个通路有4个功能单元(.L、.S、.M和.D)和1个包括16个(TMS320C64x为32个)32位寄存器的寄存器组。功能单元执行逻辑、位移、乘法、加法和数据寻址等操作。

978-7-111-37346-9-Chapter02-3.jpg除了取指令和存指令以外的所有指令均对寄存器产生影响。

两个数据寻址单元专门负责寄存器组和寄存器之间的数据传递。每个数据通路的4个功能单元有单一的数据总线连接到CPU另一侧的寄存器上,以便两侧的寄存器组可以交换数据。

每条32位指令占用一个功能单元。取指令、指令分配和指令译码单元每个周期可以从程序存储单元到功能单元传递8条32位指令,这些指令在两个数据通路(A和B)中的各单元内执行。控制寄存器组控制着各种操作的操作方式。

TMS320C6xCPU内核的主要功能特性有:

·先进的VLIW结构,包括2个乘法器和6个算术逻辑单元(ALU),可以在一个时钟周期内,同时执行8条指令。

·32bit固定长度的指令字长。

·所有的指令条件执行。

·支持8/16/32位数据存取。

·支持40位的长整型数运算。

·支持饱和指令和归一化指令。

·支持多种位操作和域操作指令。

免责声明:以上内容源自网络,版权归原作者所有,如有侵犯您的原创版权请告知,我们将尽快删除相关内容。

我要反馈