1.移位寄存器框图
在时钟信号的控制下，所寄存的数据依次向左（由低位向高位）或向右（由高位向低位）移位的寄存器称为移位寄存器。根据移位方向的不同，有左移寄存器、右移寄存器和双向寄存器之分。移位寄存器的原理图如图11-20所示。
一般移位寄存器具有如下全部或部分输入输出端：
并行输入端：寄存器中的每一个触发器输入端都是寄存器的并行数据输入端。
并行输出端：寄存器中的每一个触发器输出端都是寄存器的并行数据输出端。
移位脉冲CP端：寄存器的移位脉冲。
串行输入端：寄存器中最左侧或最右侧触发器的输入端是寄存器的串行数据输入端。
串行输出端：寄存器中最左侧或最右侧触发器的输出端是寄存器的串行数据输出端。
置0端：将寄存器中的所有触发器置0。
置1端：将寄存器中的所有触发器置1。
移位/并入控制：控制寄存器是否进行数据串行移位或数据并行输入。
左/右移位控制端：控制寄存器的数据移位方向。
图11-20 移位寄存器框图
以上介绍的这些输入、输出和控制端并不是每一个移位寄存器都具有，但是移位寄存器一定有移位脉冲端。
图11-21 边沿RS触发器组成的移位寄存器(www.xing528.com)
由边沿RS触发器组成的移位寄存器电路如图11-21所示。其中串行输入的数据在时钟脉冲的作用下移动。
2.移位寄存器74164
移位寄存器74164是8位串入并出的移位寄存器，图11-22为它的逻辑符号。移位寄存器74164由8个具有异步清除端的RS触发器组成，具有时钟端CLK、清除端
、串行输入端A、B和8个输出端。
图11-22 移位寄存器74164的逻辑符号
图11-23是移位寄存器74164的第一级电路，通过它可以分析移位寄存器74164的功能。图11-23中可以看出，移位寄存器74164是低电平清0。
输入端A、B之间是与逻辑关系，当A、B都是高电平时，相当于串行数据端接高电平，而其中若有一个是低电平，就相当于串行数据端接低电平，一般将A、B端并接在一起使用。移位寄存器74164的功能见表11-11。
图11-23 移位寄存器74164的第一级电路
表11-11 移位寄存器74164功能表
图11-24是使用移位寄存器74164的数码管驱动电路。图中U1的串行输入端用于接收欲显示的数据，而时钟端用于将数据移到移位寄存器74164中。使用这种方式显示数据，首先要将数据编码。例如，显示数字3，则移入移位寄存器74164的数据应为00001101，各位数据对应于数码管的各段笔画a、b、c、d、e、f、g和小数点。
该电路可以和单片机、微机和可编程序控制器等装置连接，用于显示数据。若是几百个这样的电路串联，可以节约大量的I/O接口。若使用单片机的串行通信口与该电路连接，使用起来更加方便。
图11-24 用移位寄存器74164显示数码的电路
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
