算法演化实验：加法器与乘法器收敛性比较分析

选用的基本门包括AND、OR，组合门包括XOR、M2_1，分别对一位至四位全加器、二位和三位乘法器演化实验，每种实验至少运行10次，实验数据统一见表5-6。

表5-6　实验数据统计表

从表5-6我们可以总结出几点：

（1）首先，随着输入数量的增多，演化设计所需要的时间急剧增长。如一位加法器有3个输入，二位加法器和乘法器分别有5个和4个输入，因此它们所需的演化时间一般都比较短。而当输入数量增加到6个以上，演化就可能需要数小时来完成。其次，输出端的数量对演化时间的影响也不能忽略，对比三位加法器和三位乘法器，前者有7个输入端，而后者只有6个输入端，而在演化时间上，后者花费的时间要多得多。乘法器输出端的数量较多是一部分原因，更大的原因是乘法器的网络拓扑结构更为复杂，收敛到与加法器相同的结构当然更加困难。对比组合门与基本门的演化时间即可得出这个结论，因为采用基本门电路的拓扑结构更为复杂。总的来说，演化所需要的时间主要受输入数量和电路复杂性影响，前者影响的是评估时间，后者影响的是收敛所需的时间。(www.xing528.com)

（2）从演化成功率上看，采用组合门收敛的概率明显高于基本门也是因为基本门使得电路所需的门数和层数更多，网络拓扑结构更为复杂。

在延时和功耗方面，由于表5-6的数据计算式不精确，只能粗略地反映一个现象：采用基本门，电路的延时一般较短；组合门是由多个基本门组合而成，本身延时就较长，最终的结果自然延时比较长，但组合门由于特殊工艺，组合起来的功耗一般比分开要小，这也是为什么采用组合门演化出的结果功耗更小的原因。表5-6中，三位乘法器采用基本门演化出的结果是个特例，因为电路结构过于复杂，很难收敛到更优解。

（3）从演化出的结果来看，采用组合门一般所需要的门数更少，因为组合门的参与，减轻了电路的拓扑复杂性。因此，采用组合门更有利于提高演化成功率。