如何生成网络表

在电路设计过程中，电路原理图是以网络表的形式在PCB电路板以及仿真电路之间传递电路信息的，在Altium Designer 17中，用户并不需要手动生成网络表，这是因为系统会自动生成网络表在各编辑环境中传递电路信息。但是当要在不同的电路设计辅助软件之间传递数据时，就需要设计者首先生成原理图的网络表。

Altium Designer 17可以为单张原理图或整个设计工程生成网络表，选择“Design”菜单，下面有“Netlist for Project”生成工程网络表和“Netlist For Document”生成设计文档网络表两个子菜单，两者提供的网络表类型相同，如图4-16所示。Altium Designer 17提供了丰富的不同格式的网络表，可以在不同的设计软件之间进行交互设计。

图4-16　Altium Designer 17支持的各种网络表

（1）设置网络报表选项

执行菜单命令“Project”|“Project Options”，在弹出的工程选项设置对话框中选择“Options”选项，如图4-17所示。下面分别介绍网络表设置的相关内容：

图4-17　网络表设置

●“Output Path”输出路径：设置生成报表的输出路径，系统默认路径为当前工程所在的文件夹中创建的“Project Outputs for**”文件夹。单击右侧的图标，可以对默认路径进行修改。

●“ECO Log Path”ECO日志路径：用于设置ECO Log文件的输出路径，系统会根据当前项目所在的文件夹自动创建默认路径。单击右侧的图标，可以对默认路径进行修改。

●“Output Options”输出选项：用于设置网络表的输出选项，一般保持默认设置即可。

●“Netlist Options”网络表选项：用来设置创建网络报表的条件。

“Allow Ports to Name Nets”允许端口命名网络：允许系统产生的网络名代替与电路输入/输出端口相关的网络名。

“Allow Sheet Entries to Name Nets”允许方块电路入口命名网络：允许用系统产生的网络名代替与图纸入口相关联的网络名。

“Allow Single Pin Nets”允许单独的管脚网络：用于设置生成网络表时，是否允许系统自动将管脚号添加到各个网络名称中。

“Append Sheet Numbers to Local Nets”附加方块电路数目到本地网络：产生网络表时，系统自动把图纸编号添加到各网络名称中，用以识别网络所在的图纸。

“Higher Level Names Take Priority”高水平名称取得优先权：用于设置生成网络表时排序优先权。勾选该项，系统以名称对应结构层次的高低决定优先权。

“Power Port Names Take Priority”电源端口名称取得优先权：用于设置生成网络表时排序优先权。勾选该项，系统将对电源端口的命名给予更高的优先权。一般保持默认设置即可。

●“Net Identifier Scope”：该选项区域用来指定网络标号的范围，单击右边的下拉框有五个选项。(www.xing528.com)

“Automation（Based on Project contents）”：系统自动在当前工程项目中判别网络标识。

“Flat（Only ports global）”：工程各个图纸之间直接使用全局输入/输出端口来建立连接关系。

“Hierarchical（Sheet entry<->port Connections）”：通过原理图符号入口和原理图子图中的端口来建立连接关系。

“Hierarchical（Sheet entry<->port connections，power ports global）”：通过原理图符号入口和原理图子图中的端口或全局电源端口来建立连接关系。

“Strict Hierarchical（Sheet entry<->port Connections，power ports local）”：严格通过原理图符号入口和原理图子图中的端口或本地电源端口来建立连接关系。

“Global（NetLabels and Ports global）”：工程中各个文档之间用全局的网络标号和输入输出端口来建立连接关系。

“Automatic”是缺省选项，表示系统会检测项目图纸内容，从而自动调整网络标识的范围。检测及自动调整的过程如下：

如果原理图里有Sheet Entry标识，则网络标识的范围调整为Hierarchical。如果原理图里没有Sheet Entry标识，但是有Port标识，则网络标识的范围调整为Flat。如果原理图里既没有Sheet Entry标识，又没有Port标识，则Net Label的范围调整为Global。

“Flat”代表扁平式图纸结构，这种情况下，Net Label的作用范围仍是单张图纸以内。而Port的作用范围扩大到所有图纸。各图纸只要有相同的Port名，就可以发生信号传递。

“Hierarchical”代表层次式结构，这种情况下，Net Label，Port的作用范围是单张图纸以内。当然，Port可以与上层的Sheet Entry连接，以纵向方式在图纸之间传递信号。

“Global”是最开放的连接方式，这种情况下，Net Label，Port的作用范围都扩大到所有图纸。各图纸只要有相同的Port或相同的Net Label，就可以发生信号传递。

（2）生成网络表

打开例子里的“看门狗电路.SchDoc”原理图文件，执行菜单命令“Design”|“Netlist For Document”|“Protel”，系统会生成当前文档的网络表，并在“Project”面板的工程菜单中生成“Generated”|“Netlist Files”|“看门狗电路.NET”层次式目录，如图4-18所示。

图4-18　生成的网络表

从生成的网络表内容可知道，网络表由两部分组成：元件的声明和电气网络的定义。两者分别用不同的符号表示，其中[]之间定义的是电气元件，（）之间定义的则是电气网络。下面对网络报表的规则进行简单的介绍。