系统测试：内建自测试方法的设计目标和实现方法

在设计VLSI时，从一开始就要考虑到测试问题，因为集成电路的可测试性往往与集成电路的复杂度成正比。随着VLSI的发展，电路日益复杂，测试问题就更突出了。

1.可测试性设计

在进行集成电路设计时，不仅要使电路具有正确的功能，而且在生产过程中也要有较高的可测试性。

可测试性设计包括三个方面：①测试矢量生成设计，即在允许的时间内产生故障测试矢量或序列。②对测试进行评估和计算。③实施测试的设计，即解决电路和自动测试设备的连接问题。为此要把进行测试所必需的辅助电路也集成到整体电路中去。

2.测试方法

目前比较常用的测试方法主要有内建自测试方法和边界扫描测试方法。

（1）内建自测试方法 可测试性设计的目标是使系统内部能够进行测试，即不仅能在测试设备上对系统进行测试，也能在系统内部对其进行测试（尽管系统的被测试部分与系统的其他部分保持互连）。在系统内部进行测试的方法叫内建自测试方法。

在设计一个系统时，设计一些附加的自动测试电路（内建自测试电路），与功能电路集成在同一个芯片上，完成芯片加工后就可以用自测试电路进行测试。这种电路要有两种工作模式：一种是自测试模式，另一种是正常工作模式。在正常工作模式时自测试电路不起作用。(www.xing528.com)

（2）边界扫描测试方法 另一种测试方法是边界扫描测试方法，边界扫描测试方法扫描通道内的数据，这样每个I/O引脚的数据都可以进行读取。目前边界扫描已经成为一种普遍使用的测试方法。

可测试性设计是为了实现内部信号的可观测性和可控制性，边界扫描允许将系统内部的节点连接到一个多位的移位寄存器上，这些测试节点在测试开始时被预置，然后在测试序列的尾部观察这些测试节点的状态。扫描通道允许内部状态从系统内部沿扫描通道移出，将选定的节点接到一个长位数的移位寄存器上，这样测试节点能在测试开始时被预置，然后这些状态在测试序列的末尾被观测。

首先对扫描通道本身进行测试，其次对扫描通道间的逻辑隔离进行测试，最后，内部状态在测试模式沿扫描通道移出，与此同时输入一个新的测试序列。

3.测试类别

测试可以分为三个类别。第一类测试用于验证芯片是否能执行其预定的功能，这类测试在流片之前进行，用于验证电路的功能，因此称为功能测试（Functionality Test）或逻辑验证（Logic Verification）；第二类测试针对第一批从生产线中返回的芯片，该类测试确认芯片能按照预定功能运行，并帮助调试任何出现的差异，称为硅片调试（Silicon Debug）。由于芯片可以在系统内进行全速测试，因此硅片调试比逻辑验证的应用更广泛。但与设计验证过程相比，由于设计者不能直观地接触到芯片的内部，因此硅片调试要求使用创造性的检测工作对失效原因进行定位；第三类测试用于验证芯片上的每个晶体管、门和存储单元的功能是否正确。在每个芯片制造好之后，在交付给客户之前运行该类测试，验证硅片是否彻底完整无缺，因此被称为制造测试（Manufacturing Test）。

小结

本章主要讲述了集成电路中单元电路的内容。首先介绍了基本单元反相器的结构和分类；其次介绍了CMOS反相器的结构、特性，并介绍了CMOS电路的基本常用参数；随后介绍了CMOS逻辑电路的基本设计过程，并进一步延伸到复杂子系统的设计过程；最后介绍了集成电路设计自动化的方法和流程。