首页 理论教育 如何比较单元寄存器在2407 DSP中的应用?

如何比较单元寄存器在2407 DSP中的应用?

时间:2026-01-23 理论教育 安安 版权反馈
【摘要】:位14~13 CLD1~CLD0:比较寄存器CMPRx重装载条件。比较控制寄存器B其格式如下:比较控制寄存器COMCONB的位定义与COMCONA相似。比较方式控制寄存器A比较方式控制寄存器也称为比较动作控制寄存器。如果COMCON.15位使能了比较操作,则寄存器ACTRA或ACTRB控制6个比较输出引脚的比较输出动作。寄存器DBTCONB的位定义与寄存器DBTCONA的类似,不再详述。 2407 DSP的CPU时钟频率为40MHz,编程使比较单元产生1对PWM信号PWM1~PWM2,定时器1作为比较单元的时钟基准。

(1)比较控制寄存器A(Compare Co ntrol Register,COMCONA)其格式如下:

位15 CENABLE:比较使能位。

●0:禁止比较操作,寄存器CMPRx(x=1、2、3)和ACTRA的影子寄存器变为透明。

●1:使能比较操作。

位14~13 CLD1~CLD0:比较寄存器CMPRx重装载条件。

●00:当T1CNT=0时(即下溢),重装载。

●01:当T1CNT=0或T1CNT=T1PR时(即下溢或周期匹配),重装载。

●10:立即重装载。

●11:保留。

位12 SVENABLE:空间矢量PWM模式使能位。

●0:禁止空间矢量PWM模式。

●1:使能空间矢量PWM模式。

位11~10 ACTRLD1~ACTRLD0:动作控制寄存器重装载条件。

●00:当T1CNT=0时(即下溢),重装载。

●01:当T1CNT=0或T1CNT=T1PR时(即下溢或周期匹配),重装载。

●10:立即重装载。

●11:保留。

位9 FCMPOE:全比较输出使能位。当该位有效时,该位可以同时使能或禁止所有全比较输出。

●0:全比较输出PWM1/2/3/4/5/6为高阻态。

●1:全比较输出PWM1/2/3/4/5/6由相应的比较逻辑驱动。

位8图示:这一位反映了当前图示引脚的状态。

位7~0 保留位。

(2)比较控制寄存器B(COMCONB)

其格式如下:

比较控制寄存器COMCONB的位定义与COMCONA相似。

(3)比较方式控制寄存器A(Compare Ac tion Control Register A,ACTRA)

比较方式控制寄存器也称为比较动作控制寄存器(Compare Action Control Register)。如果COMCON.15位使能了比较操作,则寄存器ACTRA或ACTRB控制6个比较输出引脚(PWMx:对于ACTRA,x=1~6;对于ACTRB,x=7~12)的比较输出动作。寄存器ACTRA和ACTRB带双缓冲。COMCONA和COMCONB中定义了ACTRA和ACTRB的重装载条件。ACTRA和AC⁃TRB中也包含空间矢量PWM操作所需的SVRDIR、D2、D1和D0位。ACTRA位的定义如下:

位15 SVRDIR:空间矢量PWM旋转方向位。仅用于产生空间矢量PWM输出。

●0:正向。

●1:逆向。

位14~12 D2~D0:基本空间矢量位。仅用于产生空间矢量PWM输出。

位11~10 CMP6ACT1~CMP6ACT0:比较输出引脚6(CMP6)的输出方式选择位。

●00:强制低电平。

●01:低电平有效。

●10:高电平有效。

●11:强制高电平。

位9~8 CMP5ACT1~CMP5ACT0:比较输出引脚5(CMP5)的输出方式选择位。

●00:强制低电平。

●01:低电平有效。

●10:高电平有效。

●11:强制高电平。

位7~6 CMP4ACT1~CMP4ACT0:比较输出引脚4(CMP4)的输出方式选择位。

●00:强制低电平。

●01:低电平有效。

●10:高电平有效。(https://www.xing528.com)

●11:强制高电平。

位5~4 CMP3ACT1~CMP3ACT0:比较输出引脚3(CMP3)的输出方式选择位。

●00:强制低电平。

●01:低电平有效。

●10:高电平有效。

●11:强制高电平。

位3~2 CMP2ACT1~CMP2ACT0:比较输出引脚2(CMP2)的输出方式选择位。

●00:强制低电平。

●01:低电平有效。

●10:高电平有效。

●11:强制高电平。

位1~0 CMP1ACT1~CMP1ACT0:比较输出引脚1(CMP1)的输出方式选择位。

●00:强制低电平。

●01:低电平有效。

●10:高电平有效。

●11:强制高电平。

(4)比较方式控制寄存器B(ACTRB)

其格式如下:

比较方式控制寄存器ACTRB与ACTRA的位定义相似。

(5)死区时间控制寄存器A/B(DBTCONA)

死区时间控制寄存器A/B(DBTCONA/B)用于设置PWM电路的死区时间。寄存器DBTCONA的格式如下:

位15~12 保留位。

位11~8 DBT3~DBT0:死区定时器周期。这4位定义了死区定时器的周期。

位7 EDBT3:死区定时器3使能位(对应比较单元3的引脚PWM5和PWM6)。

●0:禁止。

●1:使能。

位6 EDBT2:死区定时器2使能位(对应比较单元2的引脚PWM3和PWM4)。

●0:禁止。

●1:使能。

位5 EDBT1:死区定时器1使能位(对应比较单元1的引脚PWM1和PWM2)。

●0:禁止。

●1:使能。

位4~2 DBTPS2~DBTPS0:死区定时器的预分频值。

●000:x/1。

●001:x/2。

●010:x/4。

●011:x/8。

●100:x/16。

●101:x/32。

●110:x/32。

●111:x/32,x=器件(CPU)时钟频率。

位1~0 保留位。

寄存器DBTCONB的位定义与寄存器DBTCONA的类似,不再详述。

【例6-2】 2407 DSP的CPU时钟频率为40MHz,编程使比较单元产生1对PWM信号PWM1~PWM2,定时器1作为比较单元的时钟基准。

免责声明:以上内容源自网络,版权归原作者所有,如有侵犯您的原创版权请告知,我们将尽快删除相关内容。

我要反馈