一、TTL与非门的基本结构及工作原理
基的与非门主要特点是在电路的输入端采用了多发射极的BJT，如图2.8所示。器件中的每一个发射极能各自独立地形成正向偏置的发射结，并可促使BJT进入放大或饱和区。两个或多个发射极可以并联地构成一大面积的组合发射极。
图2.8 多发射极PN结
如图2.9所示的电路是采用多发射极BJT用作3输入端TTL与非门的输入器件的一个例子。当任一输入端为低电平时，T1的发射结将正向偏置而导通，T2将截止。结果将导致输出为高电平。只有当全部输入端为高电平时，T1将转入倒置放大状态，T2和T3均饱和，输出为低电平。
图2.9 三输入与非门电路
二、TTL与非门的技术参数
1.输入和输出的高、低电压
TTL与非门输入输出电压特性表，如表2.8所示。
表2.8 TTL与非门输入输出电压特性表
2.噪声容限
噪声容限表示门电路的抗干扰能力。
二值数字逻辑电路的优点在于它的输入信号允许一定的容差，如图2.10所示。
图2.10 噪声容限示意
高电平噪声容限：VNH＝VOH－VIH＝2.4V－2V＝0.4V
低电平噪声容限：VNL＝VIL－VOL＝0.8V－0.4V＝0.4V
3.TTL与非门的电压传输特性
与非门的电压传输特性曲线是指与非门的输出电压与输入电压之间的对应关系曲线，即V0=f（Vi）它反映了电路的静态特性，图2.11所示为与非门的电压传输特性测试电路，图2.12所示为TTL与非门的电压传输特性曲线。
图2.11 传输特性的测试电路
图2.12 TTL与非门的电压传输特性
➢AB段（截止区）
➢BC段（线性区）
➢CD段（过渡区）
➢DE段（饱和区）
重要参数：
从TTL与非门的电压传输特性曲线上，我们可以定义几个重要的电路指标。
➢输出高电平电压Voh——Voh的理论值为3.6V，产品规定输出高电压的最小值Voh（min）=2.4V，即大于2.4V的输出电压就可称为输出高电压Voh。(www.xing528.com)
➢输出低电平电压Vol——Vol的理论值为0.3V，产品规定输出低电压的最大值Voh（max）=0.4V，即小于0.4V的输出电压就可称为输出低电压Vol。
由上述规定可以看出，TTL门电路的输出高低电压都不是一个值，而是一个范围。
➢关门电平电压心Voff——输出电压下降到Voh（min）时对应的输入电压。显然只要，Vi<Voff就是高电压，所以Voff就是输入低电压的最大值，在产品手册中常称为输入低电平电压，用Vil（max）表示。从电压传输特性曲线上看Vil（max）（Voff）≈1.3V，产品规定Vil（max）=0.8V。
➢开门电平电压Von——输出电压下降到Vol（max）时对应的输入电压。显然只要Vi>Von，V0就是低电压，所以Von就是输入高电压的最小值，在产品手册中常称为输入高电平电压，用ViH（min）表示。从电压传输特性曲线上看ViH（min）（Von）略大于1.3V，产品规定ViH（min）=2V。
➢阈值电压Vth——决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。从电压传输特性曲线上看，Vth的值界于Voff与Von之间，而Voff与Von的实际值又差别不大，所以，近似为Vth≈Voff≈Von。Vth是一个很重要的参数，在近似分析和估算时，常把它作为决定与非门工作状态的关键值，即与非门开门，输出低电平；Vi>Vth，与非门关门，输出高电平。Vth又常被形象化地称为门槛电压。Vth的值为1.3V～1.4V。
4.扇入与扇出数
扇出数：门电路所能带负载个数，与非门输出端最多能接几个同类的与非门。扇出数取决于负载类型：
➢灌电流负载：负载电流从外电路流入与非门
➢拉电流负载：负载电流从与非门流向外电路
（1）电流工作情况
图2.13表示TTL与非门的灌电流负载的情况。
图2.13 驱动门与负载门电路
图中左边为驱动门，右边为负载门，当驱动门的输出端为逻辑0（低电压VOL）时，负载门由电源VCC通过Rb1、T1的发射结和输入端有电流IIL灌入驱动门T3的集电极，这就是灌电流负载的由来。不难理解，当负载门的个数增加时，总的灌电流IIL将增加，同时也将引起输出低电压VOL的升高。TTL门电路的标准输出低电压VOL＝0.4V，这就限制了负载门的个数。在输出为低电平的情况下，所能驱动的同类门的个数由下式决定：
（2）拉电流工作情况
当驱动门的输出为高电平时，将有电流IIH。从驱动门拉出而流至负载门。当负载门的个数增多时，必将引起输出高电压的降低，但不得低于标准高电压的低限值VIH=2V。这样，输出为高电平时的扇出数可表示如下：
通常基本的TTL门电路，其扇出数约为10，而性能更好的门电路的扇出数最高可达30～50。
一般TTL器件的数据手册中，并不给出出数，而须用计算或用实验的方法求得，并注意在设计时留有余地，以保证数字电路或系统能正常地运行
通常，输出低电平电流IOL大于输出高电平电流IOH，NOL不等于NOH，因而在实际工程设计中，常取二者中的最小值。
5.传输延迟时间tpd
当与非门输入一个脉冲波形时，其输出波形有一定的延迟，如图2.14所示。
图2.14 逻辑门传输波形图
定义了以下两个延迟时间：
➢导通延迟时间tPHL：从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。
➢截止延迟时间tPLH：从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。
与非门的传输延迟时间tpd是tPHL和tPLH的平均值。即：
一般TTL与非门传输延迟时间tpd的值为几纳秒～十几个纳秒。
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
