EDA技术锁存器设计优化

锁存器是一种用来暂时保存数据的逻辑电路，下面以8位锁存器74LS373为例，介绍锁存器的设计方法。74LS373的逻辑符号如图5-12所示，功能表见表5-9。其逻辑功能为：当三态控制端口的信号有效（OE=0）并且数据控制端口的信号也有效（G=1）时，锁存器把输入端口的8位数据送到输出端口上去；当三态控制端口的信号有效（OE=0）而数据控制端口的信号无效（G=0）时，锁存器的输出端口将保持前一个状态；当三态控制端口的信号无效（OE=1）时，锁存器的输出端口将处于高阻状态。

表5-9 锁存器74LS373的功能表

图5-12 74LS373的逻辑符号

用VHDL描述的8位锁存器74LS373的源程序如例5.14所示。(www.xing528.com)

例5.14

8位锁存器74LS373电路仿真波形如图5-13所示。从图中可以看出，当三态控制端口的信号有效（oe=‘0’），并且数据控制端口的信号也有效（g=‘1’）时，锁存器把输入端口的8位数据d送到输出端口q；当三态控制端口的信号有效（oe=‘0’）而数据控制端口的信号无效（g=‘0’）时，锁存器的输出端口将保持前一个状态；当三态控制端口的信号无效（oe=‘1’）时，锁存器的输出端口将处于高阻状态，结果与理论值符合。

图5-13 8位锁存器74LS373的仿真波形