首页 理论教育 VHDL设计实体中的赋值语句及其语法格式

VHDL设计实体中的赋值语句及其语法格式

时间:2023-06-29 理论教育 版权反馈
【摘要】:赋值语句的功能就是将一个值或一个表达式的运算结果传递给某一数据对象,如信号或变量,或由此组成的数组。VHDL设计实体内的数据传递以及对端口界面外部数据的读写都必须通过赋值语句的运行来实现。赋值语句有两种,即信号赋值语句和变量赋值语句。变量、信号赋值语句的语法格式如下:在信号赋值中,若在同一进程中,同一信号赋值目标有多个赋值源时,信号赋值目标获得的是最后一个赋值源的赋值,其前面相同的赋值目标不作任何变化。

VHDL设计实体中的赋值语句及其语法格式

赋值语句的功能就是将一个值或一个表达式的运算结果传递给某一数据对象,如信号变量,或由此组成的数组。VHDL设计实体内的数据传递以及对端口界面外部数据的读写都必须通过赋值语句的运行来实现。

赋值语句有两种,即信号赋值语句和变量赋值语句。

变量赋值与信号赋值的区别在于,变量具有局部特征,它的有效性只局限于所定义的一个进程/子程序中,它是一个局部的、暂时性数据对象(在某些情况下)。对于它的赋值是立即发生的(假设进程已启动)。信号则不同,信号具有全局性特征,它不但可以作为一个设计实体内部各单元之间数据传送的载体,而且可通过信号与其他的实体进行通信(端口本质上也是一种信号)。信号的赋值并不是立即发生的,它发生在一个进程结束时。赋值过程总是有某些延时的,它反映了硬件系统的重要特性,综合后可以找到与信号对应的硬件结构。

变量、信号赋值语句的语法格式如下:(www.xing528.com)

在信号赋值中,若在同一进程中,同一信号赋值目标有多个赋值源时,信号赋值目标获得的是最后一个赋值源的赋值,其前面相同的赋值目标不作任何变化。

读者可以从例4.9中看出信号与变量赋值的特点及它们的区别。当同一赋值目标处于不同进程中时,其赋值结果就比较复杂了,这可以看成是多个信号驱动源连接在一起,可以发生线与、线或或者三态等不同结果。

例4.9

免责声明:以上内容源自网络,版权归原作者所有,如有侵犯您的原创版权请告知,我们将尽快删除相关内容。

我要反馈