首页 理论教育 FPGA配置芯片优化方案

FPGA配置芯片优化方案

时间:2023-06-29 理论教育 版权反馈
【摘要】:专用配置器件通常是串行的PROM器件。对于配置器件,Altera公司的FPGA允许多个配置器件配置单个FPGA器件,因为对于像APEXII类的器件,最大的配置器件EPC16的容量还是不够的。EPC2本身的编程由JTAG接口来完成,FPGA的配置可通过ByteBlaster接EPC2进行ISP方式下载。在配置期间,主器件为所有的APEX和FLEX器件以及后续的配置器件提供时钟脉冲。在主配置器件配置完毕后,它将nCASE置低,同时将第一个从配置器件的nCS引脚置低电平。

FPGA配置芯片优化方案

专用配置器件通常是串行的PROM器件。大容量的PROM器件也提供并行接口,按可编程次数分为两类:一类是一次可编程(OTP)的;另一类是多次可编程的。

对于配置器件,Altera公司的FPGA允许多个配置器件配置单个FPGA器件,因为对于像APEXII类的器件,最大的配置器件EPC16的容量还是不够的。也允许多个配置器件配置多个FPGA器件,甚至同时配置多个不同系列的FPGA。

在实际应用中,常常希望能随时更新其中的内容,但又不希望再把配置器件从电路板上取下来编程。Altera公司的可重复编程配置器件,如EPC2就提供了在系统编程的能力。EPC2本身的编程由JTAG接口来完成,FPGA的配置可通过ByteBlaster接EPC2进行ISP方式下载。(www.xing528.com)

当配置数据大于单个EPC2或EPC1器件的容量时,可以级联使用多个此类器件,当使用级联的EPC2和EPC1器件来配置APEX和FLEX器件时,级联链中配置器件的位置决定了它的操作。当配置器件链中的第一个器件或主器件加电或复位时,nCS置低电平,主器件控制配置过程。在配置期间,主器件为所有的APEX和FLEX器件以及后续的配置器件提供时钟脉冲。在多器件配置过程中,主配置器件也提供了第一个数据流。在主配置器件配置完毕后,它将nCASE置低,同时将第一个从配置器件的nCS引脚置低电平。这样就选中了该器件,并开始向其发送数据。

免责声明:以上内容源自网络,版权归原作者所有,如有侵犯您的原创版权请告知,我们将尽快删除相关内容。

我要反馈