常用的软件开发工具有哪些？

1.主流厂家的EDA软件工具

目前比较流行的、主流厂家的EDA的软件工具有Altera的MAX+plusⅡ、Quartus Ⅱ，Lattice的ispEXPERT、Xilinx的Foundation Series、ISE/ISE-WebPACK Series。这些软件的基本功能相同，主要差别在于：①面向的目标器件不一样；②性能各有优劣。

（1）MAX+plusⅡ

MAX+plusⅡ是Altera公司推出的一个使用非常广泛的EDA软件工具，它支持原理图、VHDL和VerilogHDL文本文件以及以波形与EDIF等格式的文件作为设计输入，并支持这些文件的任意混合设计。它具有门级仿真器，可以进行功能仿真和时序仿真，能够产生精确的仿真结果。在适配之后，MAX+plusⅡ生成供时序仿真用的EDIF、VHDL和VerilogHDL这三种不同格式的网表文件。它界面友好，使用便捷，被誉为业界最易学易用的EDA的软件，并支持主流的第三方EDA工具，支持除APEX20K系列之外的所有Altera公司的FPGA/CPLD大规模逻辑器件。

（2）QuartusⅡ

QuartusⅡ是Altera公司的新近推出的EDA软件工具，其设计工具完全支持VHDL、VerilogHDL的设计流程，其内部嵌有VHDL、VerilogHDL逻辑综合器。与第三方的综合工具，如Leonardo Spectrum、Synplify Pro、FPGA CompilerⅡ有着更好的综合效果，因此，通常建议使用这些工具来完成VHDL/VerilogHDL源程序的综合。QuartusⅡ可以直接调用这些第三方工具。同样，QuartusⅡ具备仿真功能，但也支持第三方的仿真工具，如ModelSim。此外，QuartusⅡ为Altera DSP开发包进行系统模型设计提供了集成综合环境，它与MATLAB和DSP Builder结合可以进行基于FPGA的DSP系统开发，是DSP硬件系统实现的关键EDA工具。QuartusⅡ还可与SOPC Builder结合，实现SOPC系统开发。

（3）ispEXPERT

ispEXPERT System是ispEXPERT的主要集成环境。通过它可以进行VHDL、Verilog及ABEL的设计输入、综合、适配、仿真和在系统下载。ispEXPERT System是目前流行的EDA软件中最容易掌握的设计工具之一，它界面友好，操作方便，功能强大，并与第三方EDA工具兼容良好。

（4）FoundationSeries

它是Xilinx公司集成开发的EDA工具。它采用自动化的、完整的集成设计环境。Foun-dation项目管理器集成了Xilinx实现工具，并包含了强大的Synopsys FPGAExpress综合系统，是业界最强大的EDA设计工具之一。(www.xing528.com)

（5）ISE/ISE-WebPACK Series

它是Xilinx公司新近推出的全球性能最高的EDA集成软件开发环境（Integrated Software Environment，ISE）。XilinxISE6.1i操作简易方便，其提供的各种最新改良功能能解决以往各种设计上的瓶颈，加快了设计与检验的流程，如Project Navigator（先进的设计流程导向专业管理程式）让顾客能在同一设计工程中使用Synplicity与Xilinx的合成工具，混合使用VHDL及Verilog HDL源程序，让设计人员能使用固有的IP与HDL设计资源达到最佳的结果。使用者也可链接与启动Xilinx的Embedded DesignKit（EDK）XPS专用管理器，以及使用新增的AutomaticWebUpdate功能来监视软件的更新状况向使用者发送通知，让使用者进行下载更新档案，以令其ISE的设定维持最佳状态。ISE6.1i版提供各种独特的高速设计功能，如新增的时序限制设定。先进的引脚锁定与空间配置编辑器（Pinout and Area Con-straints Editor，PACE）提供操作简易的图形化界面针脚配置与管理功能。经过大幅改良后，ISE6.1i加入CPLD的支持能力。Xilinx被业界公认在半导体器件与软件范畴上拥有领导优势，加速业界从ASIC转移至FPGA技术。新版套裝软件配合Xilinx主打产品Virtex-IIPro FPGA后，能为业界提供成本最低的设计解决方案，其表现效能较其他领导竞争产品高出31%，而逻辑资源使用率则高出15%，让Xilinx的顾客享有比其他高密度FPGA多出60%的价格优势。ISE6.1i支持所有Xilinx尖端产品系列，其中包括Virtex-IIPro系列FPGA、Spartan-3系列FPGA和CoolRunner-IICPLD。各版本的ISE软件皆支持Windows2000、Windows XP操作系统。

2.第三方EDA工具

在基于EDA技术的实际开发设计中，由于所选用的EDA工具软件的某些性能受局限或不够好，为使自己的设计整体性能最佳，往往需要使用第三方工具。业界最流行的第三方EDA工具有逻辑综合性能最好的Synplify和仿真功能最强大的ModelSim。

（1）Synplify

它是Synplicity公司（该公司现在是Cadence的子公司）的著名产品，它是一个逻辑综合性能最好的FPGA和CPLD的逻辑综合工具。它支持工业标准的Verilog HDL和VHDL，能以很高的效率将它们的文本文件转换为高性能的面向流行器件的设计网表；它在综合后还可以生成VHDL和Verilog HDL仿真网表，以便对原设计进行功能仿真；它具有符号化的FSM编译器，以实现高级的状态机转化，并有一个内置的语言敏感的编辑器；它的编辑窗口可以在HDL源文件高亮显示综合后的错误，以便能够迅速定位和纠正所出现的问题；它具有图形调试功能，在编译和综合后可以以图形方式（RTL图、Technology图）观察结果；它具有将VHDL文件转换成RTL图形的功能，这十分有利于VHDL的速成学习；它能够生成针对以下公司器件的网表：Actel、Altera、Lattice、Lucent、Philips、Quicklogic、Vantis（Amd）和Xilinx；它支持IEEE1076—1993标准和IEEE1364—1995标准。

（2）ModelSim

它是Model Technology公司（该公司现在是Mentor Graphics的子公司）的著名产品，支持VHDL和Verilog HDL的混合仿真。使用它可以进行三个层次的仿真，即RTL（寄存器传输层次）、Functional（功能）级和Gate-Level（门级）。RTL级仿真仅验证设计的功能，没有时序信息；功能级是经过综合器逻辑综合后，针对特定目标器件生成的VHDL网表进行仿真；而门级仿真是经过布线器、适配器后，对生成的门级VHDL网表进行的仿真，此时，在VHDL网表中含有精确的时序延迟信息，因而可以得到与硬件相对应的时序仿真结果。ModelSim VHDL支持IEEE 1076—1987和IEEE 1076—1993标准。ModelSim Verilog基于IEEE 1364—1995标准，在此基础上针对Open Verilog标准进行了扩展。此外，ModelSim支持SDF1.0、2.0和2.1，以及VITAL2.2b和VITAL′95。