微课学习：触发器及其应用

触发器与锁存器都是构成时序逻辑电路的基本器件，功能也基本一样，都具有置1、置0、保持等功能。主要区别是触发器是用信号边沿触发，而锁存器是用电平信号触发。

常见的触发器有SR触发器、JK触发器、D触发器、T触发器、T′触发器。

SR触发器除需要脉冲信号边沿触发外，其他功能与SR锁存器相同，在此不再介绍。

微课　触发器认知

7.3.1　D触发器

D触发器是在时钟信号的边沿触发下，输出状态随数据输入端D而变化的时序逻辑器件。D触发器的逻辑功能通常用逻辑符号（即逻辑图）、特性方程、功能表及状态图等表示。

1.逻辑符号

时钟脉冲上升沿触发的D触发器较为常见，其逻辑符号如图7-11所示。

图中，时钟脉冲输入端的“＞”号表示时钟信号上升沿有效，即在时钟脉冲上升沿时，触发器的状态随输入端D变化；而时钟脉冲信号无效时，触发器的状态则保持不变。

2.特性方程

图7-11　D触发器逻辑符号

特性方程是描述触发器输入输出及时序关系的一种数学工具。由上述特性方程可知，在时钟信号有效时，若D=0，则Qn+1=0；若D=1，则Qn+1=1。即触发器的次态与时钟信号有效时刻的输入信号相等。

3.功能表

D触发器的功能表如表7-3所示。由功能表可知，在时钟信号上升沿时刻，D触发器的次态Qn+1与输入端D的状态相同。

表7-3　D触发器功能表

4.状态图

状态图是表示触发器状态转换条件与转换结果的一种方式。D触发器的状态图如图7-12所示。图中，圆圈中的数字表示触发器的状态；箭头表示现态到次态的转换方向；箭头旁边标注的是实现转换的输入状态。例如，触发器由0态转换为1态，需要的输入状态是D=1。

图7-12　D触发器状态图

7.3.2　JK触发器

JK触发器是所有触发器中功能最完善的触发器，具有保持、置1、置0和翻转功能。

1.逻辑符号

JK触发器的逻辑符号如图7-13所示。由图可见，JK触发器有J、K两个输入端，时钟信号输入端的表示时钟脉冲下降沿有效。

2.特性方程

图7-13　JK触发器逻辑符号

3.功能表

JK触发器的功能表如表7-4所示。由功能表可知，在时钟信号下降沿时刻，若J=0、K=1，触发器的次态Qn+1=0，即触发器被置0；若J=1、K=0，触发器的次态Qn+1=1，即触发器被置1；若J=K=0，触发器保持原态，即Qn+1=Qn；若J=K=1，触发器将翻转，即

表7-4　JK触发器功能表

4.状态图

JK触发器的状态图如图7-14所示。图中，“×”表示取值任意，即不论取0还是取1，结果都一样。例如，触发器现态Qn为0时，若使其次态Qn+1为1，在时钟信号有效时，只要J=1，不管K是0还是1都能实现状态转换。

JK触发器的功能，也可描述如下。

图7-14　JK触发器状态图

（1）当时钟脉冲无效时，触发器的次态保持不变，即Qn+1=Qn。

（2）当时钟脉冲有效时：

①若J≠K，触发器的次态与J相同，即Qn+1=J；(www.xing528.com)

②若J=K=0，触发器保持原态，即Qn+1=Qn；

③若J=K=1，触发器状态翻转，即

7.3.3　T触发器

T触发器是一种在时钟脉冲有效时，只有两种状态的触发器。当T=0时，触发器的次态保持不变，即Qn+1=Qn；当T=1时，触发器翻转，即

1.逻辑符号

T触发器的逻辑符号如图7-15所示。由图可见，T触发器是时钟脉冲上升沿有效的触发器，只有一个输入端T。

2.特性方程

图7-15　T触发器逻辑符号

3.功能表

T触发器的逻辑功能如表7-5所示。

表7-5　T触发器功能表

4.状态图

T触发器的状态图如图7-16所示。

7.3.4　T′触发器

图7-16　T触发器状态图

T′触发器是T触发器的输入T恒为1的一种特殊情况，即每当时钟脉冲信号的上升沿时刻，触发器均翻转。

1.逻辑符号

T′触发器的逻辑符号如图7-17所示。

2.特性方程

图7-17　T′触发器逻辑符号

3.功能表

T′触发器的功能表如表7-6所示。

表7-6　T′触发器功能表

4.状态图

T′触发器的状态图如图7-18所示。

图7-18　T′触发器状态图

7.3.5　触发器转换

实际应用中，当某种类型的触发器不能满足需求时，可用其他触发器转换。图7-19所示为几种触发器相互转换的案例。

图7-19　触发器转换案例

（a）JK触发器转D触发器；（b）JK触发器转T触发器；（c）D触发器转T′触发器

图7-19（a）所示为JK触发器转换成D触发器的实现方法。由图可见，JK触发器的J端与K端通过反相器连接，J端作为D触发器的D输入端。时钟脉冲CP通过反相器接入到JK触发器的时钟信号输入端。当时钟信号CP的上升沿时刻，JK触发器的时钟端C1得到了一个下降沿，若D=0，则J=0、K=1，触发器的输出Qn+1=0；若D=1，则J=1、K=0，触发器的输出Qn+1=1。故在时钟脉冲信号的上升沿，Qn+1=D，实现了D触发器的逻辑功能。

图7-19（b）所示为JK触发器转换成T触发器的实现方法。由图可见，JK触发器的J端与K端直接连接，J端作为T触发器的T输入端。时钟脉冲CP同样通过反相器接入到JK触发器的时钟信号输入端。当时钟信号CP的上升沿时刻，JK触发器的时钟端C1得到了一个下降沿，若T=0，则J=K=0，触发器保持原态；若T=1，则J=K=1，触发器翻转。

图7-19（c）所示为D触发器转换成T′触发器的实现方法。由图可见，D触发器的D端与触发器的端连接。若触发器初始状态时钟信号CP的上升沿时刻，因。下一个时钟脉冲上升沿，因，故Qn+1=，因此实现了触发器每个时钟脉冲上升沿翻转的功能。