ADC0809结构和功能详解

ADC0809是一款8位的逐次逼近型A/D转换芯片，转换时间约为100μs，可以和单片机直接连接，广泛用于数字传感电路中。

7.1.1　ADC0809的内部结构

微课　ADC0809的结构及功能

ADC0809的内部结构如图7-1所示。由图可见，ADC0809内部主要由3个部分组成，即输入通道、逐次逼近型A/D转换器、三态输出锁存器。

图7-1　ADC0809的内部逻辑结构

1.输入通道

ADC0809的输入通道由8路模拟开关、地址锁存器与译码器构成。8路模拟开关用于选通8个模拟信号输入通道。ADC0809允许输入8个模拟信号，但8个模拟信号采用分时共用A/D转换器的机制，即同一时刻只能对一路模拟信号进行A/D转换。输入模拟通道的选择就由通道地址锁存和译码器的地址输入端ADDC、ADDB、ADDA完成。

2.逐次逼近型A/D转换器

逐次逼近型A/D转换器又称为逐次比较型A/D转换器，是ADC0809器件的核心部分，主要由数据寄存器和移位寄存器构成。在启动正脉冲START信号作用下，开始进行A/D转换。每一次转换需要经过8个时钟周期（CLOCK一般选500 kHz）。在转换期间，START应保持低电平。当转换结束时，EOC端被置为高电平，供单片机等智能处理器查询。

3.三态输出锁存器

三态输出锁存器用于锁存A/D转换器转换完成输出的数字量。其输出受高电平有效的输出允许端OE的控制，在OE为高电平时，三态输出锁存器的数据才可以被读出。

7.1.2　ADC0809引脚结构及功能

1.引脚结构(www.xing528.com)

ADC0809芯片封装形式为DIP28，有双列直插28个引脚，其引脚结构如图7-2所示。

2.引脚功能

IN0～IN7：模拟信号输入端。

D7～D0：数字量输出端，为三态可控输出，直接和微处理器数据线连接。

ADDA、ADDB、ADDC：模拟通道选择地址信号，ADDC为高位，ADDA为低位。ADDC、ADDB、ADDA为000～111分别从IN0～IN7中选择一路模拟信号输入。

VR（+）、VR（-）：正、负参考电压输入端，提供片内DAC电阻网络的基准电压。如为单极性输入，则VR（+）=5 V、VR（-）=0 V；如为双极性输入，则VR（+）、VR（-）分别接正、负极性的参考电压。

START：A/D转换启动信号，正脉冲有效。脉冲的上升沿逐次逼近寄存器清零，下降沿A/D开始转换。在转换期间，START应保持低电平。

ALE：地址锁存允许信号，高电平有效。信号有效时，3位地址信号被锁存，译码选通对应模拟通道。使用时常与START连在一起，以便锁存通道地址的同时，启动A/D转换。

EOC：转换结束信号，高电平有效。转换过程中为低电平，其余时间为高电平。可用于CPU查询或发中断请求信号。

OE：输出允许信号，高电平有效。该信号有效时，ADC0809的输出三态门被打开，转换结果才能通过数据总线被读走。使用时常与EOC连在一起。

图7-2　ADC0809引脚图

CLOCK：转换时钟信号输入端。ADC0809的转换操作，需在外接时钟脉冲信号的控制下进行，时钟频率范围为10～1 280 kHz，实际应用中，通常取CLK=500 kHz。

VCC、GND：电源正极及地线。

ADC0809内部各部件通过井然有序的机制有条不紊地协同工作。其中，地址选择端ADDC、ADDB、ADDA通过输入通道地址码选择输入模拟通道，ALE锁存选通的通道地址，确保在同一时刻A/D转换电路只对选择的一路模拟信号进行转换。启动脉冲START有上升沿时，A/D转换电路按CLOCK时钟频率逐位比较转换，转换结束后电路置EOC为高电平，并在OE为高电平时，输出转换的数字量。