实现多位二进制数相加的电路-多位加法器

（1）半加器

半加器是只考虑两个加数本身，而不考虑来自低位进位的逻辑电路。

设计一个二进制半加器，那么输入变量有两个，分别为加数A和被加数B；输出也有两个，分别为和数S和进位C。其真值表如表3-7所示。

由表3-7可以写出半加器的逻辑表达式为：

C=AB

根据半加器的逻辑函数表达式，采用“与非”门实现其逻辑电路如图3-44（a）所示，逻辑符号如图3-44（b）所示。

表3-7 半加器的真值表

图3-44 半加器逻辑电路及逻辑符号图

a）逻辑电路图 b）逻辑符号图

（2）全加器(www.xing528.com)

全加器指的是不仅考虑两个一位二进制数A_i和B_i相加，而且还考虑来自低位进位数C_i-₁相加的逻辑运算电路。在全加器的输入中，A_i和B_i分别是被加数和加数，C_i为低位的进位数；其输出SO表示本位的和数，CO表示本位向高位的进位数。列出全加器的真值表如表3-8所示。

表3-8 全加器的真值表

由表3-8可求出全加器的逻辑函数表达式为：

根据全加器的逻辑函数表达式，可以画出全加器的逻辑电路图，如图3-45（a）所示，其逻辑符号图如图3-45（b）所示。

图3-45 全加器逻辑电路及逻辑符号图

a）逻辑电路图 b）逻辑符号图

（3）多位加法器

能够实现多位二进制数相加运算的电路称为多位加法器。按进位的方式不同可分为串行进位和超前进位两种。串行进位加法器任一位的加法运算必须在低一位的运算完成之后才能进行，这种加法器的逻辑电路比较简单，但运算速度不高。而超前进位的加法器，使每位的进位只由加数和被加数决定，利用快速进位电路把各位的进位同时算出来，从而提高了运算的速度。