层次原理图的设计方法

1.层次电路设计方法

当面对较复杂的电路时，用一张图纸来绘制就不太可能。此时，可以采用层次电路设计来简化电路。层次设计实际上是一种模块化设计方法，大家知道，复杂电路一般由若干个子模块构成，层次设计就是对原理总图进行分解，单独绘制各个独立的单元模块，通过建立一个系统方块总图，将各个子单元模块通过一些I/O端口进行电气连接，这样就大大简化了电路的复杂性，增强了图纸的可读性。层次电路的设计有自顶向下的设计和自底向上的设计两种方法，不管是哪种方法都需要通过端口完成上层与下层的电气连接。

2.自顶向下层次电路图设计

下面以图4-1所示的数字钟电路的其中一部分电路为例说明自顶向下的层次电路设计方法和步骤。

（1）启动Protel DXP 2004后，执行“文件”→“创建”→“项目”→“PCB项目”命令，创建一个PCB项目文件，选择保存路径，对项目重命名并保存。然后按照相关步骤在项目中创建一个原理图文档，如图4-19所示。

图4-19　新建PCB项目

图4-20　矩形图纸符号

（3）移动光标将图纸符号放在合适的位置，按下“Tab”键弹出“图纸符号”对话框，对相关选项进行设置并单击“确认”按钮，如图4-21所示。

图4-21　“图纸符号”对话框

（4）按照同样的方法创建好所有的单元模块（限于篇幅，本例只画了其中的3个子单元模块），并重命名后放在合适的位置，如图4-22所示。

图4-22　放置好的单元图纸符号

图4-23　“图纸入口”对话框

（6）用同样的方法移动光标到图纸合适位置放置图纸入口符号，并进行相关设置，放置好端口的图纸如图4-24所示。最后，将各个端口用导线连接起来就完成了层次总图的设计，完成的效果如图4-25所示。

图4-24　放置完方块图端口的效果

图4-25　完成后的层次总图效果

（7）生成子电路原理图。在完成以上层次总原理图的绘制后，接下来就可以绘制各个单元模块的子电路图了，以完成更为详细的电路设计图。执行“设计”→“根据符号创建图纸”命令，将光标移动到需要绘制子电路图的图纸符号方块图上（以移动到“实时时钟电路”方块上为例）并单击，弹出如图4-26所示的“Confirm”对话框，询问创建的子电路对应的I/O端口是否与总图端口类型反转，此处单击“No”按钮，软件会立即自动为“实时时钟电路”的方块图创建一个与之对应的名为“实时时钟电路.SchDoc”的子电路原理图，并会在编辑区中自动生成与该电路对应的端口，如图4-27所示。

图4-26　“Confirm”对话框

图4-27　系统自动生成的子电路原理图

（8）在编辑区绘制详细的子单元电路。子单元电路的绘制与普通原理图的绘制方法一致：加载元器件库、放置子单元电路中的所有元器件、布局调整元器件位置并设置元器件属性，用导线连接各元器件完成原理图的绘制并保存。绘制好的“实时时钟电路.Sch Doc”子电路原理图如图4-28所示。

图4-28　实时时钟电路子电路原理图

（9）用同样的方法绘制 “单片机最小系统”和 “键盘电路”两个子电路原理图，如图4-29和图4-30所示。对项目文件进行保存，即完成了自顶向下的层次电路图设计。

图4-29　单片机最小系统子电路原理图

图4-30　键盘电路子电路原理图

3.自底向上层次电路图设计

这种设计方法是先设计好各个子电路的原理图，然后由这些子电路图生成上一级层次方块图，从而产生上层原理图；这样一层层向上，最终生成层次电路总图。这种方法尤其适合那种不清楚每个模块有哪些端口的电路设计。下面仍以上例进行讲述。

（1）按照前面相同的方法创建一个PCB项目，并新建一个 “实时时钟电路子电路”原理图文档，按照绘制普通原理图的方法绘制好该电路图，然后给该电路放置好端口，如图4-31所示。

图4-31　实时时钟电路子电路原理图

（2）按照同样的方法创建、重命名、保存各个子电路的原理图文档，并将各个子电路图绘制好。然后创建一个绘制层次总图的原理图文档，在该原理图文档环境下执行“设计”→“根据图纸建立图纸符号”命令，弹出如图4-32所示的对话框，选择其中需要创建的一个单元电路并确认，此时会弹出如图4-26所示的对话框，单击“No”按钮，系统就会立即在层次总图的原理图文档中生成一个顶层方块图，如图4-33所示。可以看出，图中自动生成了该单元模块相对应的端口符号，移动光标到合适的位置并单击，即可将方块图放置完毕。

图4-32　放置文件选择对话框

图4-33　自动生成的顶层方块图

（3）用相同的方法把其他的子电路原理图生成方块图纸符号，并放置在顶层原理图的适合位置，如图4-34所示。

图4-34　自动生成的其他顶层方块图(www.xing528.com)

（4）按照电路端口的电气连接关系，将各方块图用导线连接起来。设计好的顶层原理图如图4-35所示。

图4-35　完成的顶层原理图

（5）层次总图与子电路图之间的切换。其操作方法与上述“自顶向下层次电路图设计”中的步骤“（10）”一致，在此不再赘述。

4.生成层次报表

层次表记录的是一个层次原理图的层次结构数据，其输出文件格式为ASCII文件，文件的后缀名为“*.rep”。

打开层次电路图文件，执行“报告”→“Report Project Hierarchy”命令，系统将自动生成该原理图的层次关系文件“数字钟总图.REP”，在文件工作区面板上找到该文件，如图4-36所示，双击该文件，打开后即可看到原理图的层次关系，如图4-37所示。

图4-36　生成的报表文件

图4-37　层次报表文件