时序逻辑电路的特点分析

时序逻辑电路的特点是，任意时刻的输出不仅取决于该时刻的输入，而且还与电路原来的状态有关。时序逻辑电路的基本结构如图11.1.1所示。由图可知，时序逻辑电路在电路结构上有两个特点。第一，时序电路通常包含组合电路和存储电路两个部分，其中存储电路由锁存器或触发器组成，是时序电路必不可少的部分。第二，电路存在反馈。在时序电路中，存储电路的输出状态必须反馈到组合电路的输入端，与输入信号一起共同决定组合电路的输出和存储电路的下一种输出状态。

图11.1.1　时序逻辑电路的基本结构(www.xing528.com)

方便起见，基本结构图中各组逻辑变量均以向量形式表示，其中I表示输入信号；O表示输出信号；E表示存储电路的输入信号，称为激励信号或驱动信号；S表示存储电路的输出信号，称为状态信号或状态变量。时钟脉冲有效沿到来之前存储电路的状态，称为现态或初态，用Sn表示；有效沿到来之后存储电路的状态，称为次态，用Sn+1表示。输入信号、输出信号、激励信号和状态信号这4个信号之间的逻辑关系可以用3组方程来描述：

式（11.1.1）描述的是输出信号与输入信号、状态变量的关系，称为输出方程；式（11.1.2）描述的是激励信号与输入信号、状态变量的关系，称为激励方程，也叫驱动方程；式（11.1.3）描述的是次态与输入信号、现态的关系，称为转换方程，也叫状态方程。因为时序电路的输出不仅与该时刻的输入有关，而且还与电路原来的状态有关，所以这3组方程右边的状态变量都是现态，这一点尤其要注意。通常来说，一个时序电路可以通过这3组方程来确定它的逻辑功能，所以通过逻辑图可以得到这三组方程。