主从RS触发器优化探讨

图10.3.1（a）给出的是主从RS触发器的逻辑电路图，它是由两个同步RS触发器级联起来构成，其中门G5～G8组成的触发器称为主触发器，门G1～G4组成的触发器称为从触发器。主触发器的时钟信号是CP，从触发器的时钟信号是。

图10.3.1（b）为主从RS触发器逻辑符号，方框内的符号“┐”表示“延迟输出”，即从触发器的状态变化延迟主触发器的状态变化，“”表示CP下降沿有效。

在主从RS触发器中，接收输入信号和输出信号是分成两步进行的：

（1）接收输入信号过程。

当CP=1，时，主触发器控制门G7、G8被打开，故主触发器根据输入信号R和S的状态翻转；从触发器控制门G3、G4被封锁，因此其状态保持不变。

(www.xing528.com)

图10.3.1　主从RS触发器

表10.3.1　主从RS触发器的功能表

（2）输出信号过程。

当CP下降沿到来时，主触发器控制门G7、G8被封锁，此后，无论R和S的状态如何变化，在CP=0期间主触发器的状态保持不变。同时，从触发器控制门G3、G4被打开，从触发器按照主触发器的状态翻转。

主从触发器克服了CP=1期间触发器输出状态可能多次翻转的问题，但由于主触发器本身是同步RS触发器，所以在CP=1期间，主触发器的输出Qm和的状态仍然会随R和S状态的变化而多次变化，而且两个输入信号也不允许同时为1。