图B-1 6264引脚排列图
表B-1 6264引脚功能
2.62128
62128的26端为A13，而6264的26端为NC，其他端子完全一样。
3.62256
62256的1端为A14，而62128的1端为NC，其他端子完全一样。
图B-2 62128引脚排列图
图B-3 62256引脚排列图
图B-4 2732引脚排列图
表B-2 2732引脚说明
5.2764
2764比2732多增加一根地址线A12，VPP不再同
共用一个端子，PGM不再同CE共用一个端子，其余引脚都和2732相同。
6.27128
27128是在2764的基础上将26脚用作A13，而别的输入端完全同2764一样。
图B-5 2764引脚排列图
图B-6 27128引脚排列图
7.27256
27256与27128的区别在于
端与
端合用一个输入线，27端作为地址线A14来用。
8.27512
27512与27256区别在于27512的VPP与
复用，而原来的VPP引脚（1号脚）作为A15。
图B-7 27256引脚排列图
图B-8 27512引脚排列图
图B-9 8155引脚排列图
表B-3 8155引脚功能
10.8243
表B-4 8243引脚功能
11.8755
图B-10 8243引脚排列图
图B-11 8755引脚排列图
表B-5 8755引脚功能
12.8253
图B-12 8253引脚排列图 13.8259
表B-6 8253引脚功能
图B-13 8259引脚排列图
表B-7 8259引脚功能
表B-8 8259读/写电路引脚功能
表B-9 AO、
、
、
对8259读写操作的控制作用
①这些命令的输入顺序由8259内的时序逻辑通过适当的时序控制加以保证。
②对IRR、ISR或中断级BCD码的选择，决定于在读出操作之前，CPU写入的操作命令字OCW3的内容。
14.INS8250
表B-10 INS8250引脚功能
（续）
15.8237A
图B-14 INS8250引脚排列图
图B-15 8237A引脚排列图
表B-11 8237A引脚功能
16.ADC0809
表B-12 ADC0809引脚功能
17.ADC0816
图B-16 ADC0809引脚排列图
图B-17 ADC0816引脚排列图
表B-13 ADC0816引脚功能
18.DAC0832
表B-14 DAC0832引脚功能
（续）
19.ICL7135
图B-18 DAC0832引脚排列图
图B-19 ICL7135引脚排列图
表B-15 ICL7135引脚功能
（续）(www.xing528.com)
20.5G14433
表B-16 5G14433引脚功能
21.ICL7109
图B-20 5G14433引脚排列图
图B-21 ICL7109引脚排列图
表B-17 ICL7109引脚功能
（续）
22.AD574A
图B-22 AD574A引脚排列图
表B-18 AD574A引脚功能
23.74LS74（沿上升D触发器，有预置、清除）
74LS74的功能表
图B-23 74LS74引脚排列图
24.74LS04（六反相器）
逻辑表达式
正逻辑：
25.74LS32（2输入或门）
逻辑表达式
正逻辑：Y=A+B
图B-24 74LS04引脚排列图
图B-25 74LS32引脚排列图
26.74LS02（2输入或非门）
逻辑表达式
正逻辑：
27.74LS14（六反相器，斯密特触发）
逻辑表达式
正逻辑：
图B-26 74LS02引脚排列图
图B-27 74LS14引脚排列图
28.74LS07（六缓冲/驱动器）
逻辑表达式
正逻辑：Y=A+B
29.74LS00（2输入与非门）
逻辑表达式
正逻辑：
图B-28 74LS07引脚排列图
图B-29 74LS00引脚排列图
30.74LS08（2输入与门）
逻辑表达式
正逻辑：Y=A∗B
图B-30 74LS08引脚排列图
31.74LS244（八缓冲器/线驱动器/线接收器）
图B-31 74LS244引脚排列图
74LS244的功能表
32.74LS273（八D型触发器）
图B-32 74LS273引脚排列图
74LS273的功能表
33.74LS123（双可重触发单稳态触发器，有正、负输入，直接清除）
图B-33 74LS123引脚排列图
74LS123的功能表
注：∗为脉冲输出。
34.74LS373（八D型锁存器，3S、公共控制）
图B-34 74LS373引脚排列图
74LS373的功能表
35.74LS138（3线—8线译码器/多路分配器）
图B-35 74LS138引脚排列图
74LS138的功能表
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
