异步数字复接的实现方式

如果复接器输入端的各支路信号与本机定时信号是同步的,则称其为同步复接器;如果不是同步的,则称其为异步复接器。如果输入支路数字信号与本机定时信号标称速率相同,但实际上有一个很小的容差,这种复接器称为准同步复接器。准同步复接包括码速调整与同步复接。

1.引入的问题

如图4.7所示,如果低次群的数码率Rb1和Rb2不同,在复接时会产生重叠和错位。当几个低次群数字信号复接成一个高次群数字信号时,如果各个低次群(如PCM 30/32系统等)的时钟是各自生产的,即使它们的标称数码率相同(如都是2 048 kbit/s),它们的瞬时数码率也是不相同的,因为各个支路的晶体振荡器频率不可能完全相同(CCITT规定PCM 30/32系统的数码率为2 048 kbit/s±100 bit/s)。

图4.7 数码率不同的复接示意图

异步复接是指各低次群各自使用自己的时钟,由于各低次群的时钟频率不一定相等,使得各低次群的数码率不完全相同(这是不同步的),因而先要进行码速调整,使各低次群获得同步,再复接。

2.异步的数字复接与分接设备

数字复接与分接设备框图如图4.8所示。

图4.8 数字复接与分接框图

(1)各部分作用

①数字复接器。数字复接器是指经过定时控制、码选调整、同步复接,把两个以上的低速数字信号合并成一个高速数字信号的设备。

码速调整单元,码速调整单元把各准同步输入支路的数字信号的频率和相位进行必要调整,形成与定时单元信号完全同步的数字信号。若各支路输入信号是同步的,那么只需要调整相位即可。

同步复接单元。输入端的各支路信号与本机定时信号是同步的,使各支路数字脉冲变窄才能提高速率,同步复接单元将相位调整到合适位置,并按定帧结构排列起来。复接完成后的各路信号和相应时钟同时送给分接器。

定时单元。定时单元受内、外时钟控制,产生各种控制信号,控制码速调整单元和复接单元。

②数字分接器。数字分接器任务是经过定时控制、码速调整、支路恢复,把高速数字信号分解成相应低速数字信号的设备。

同步分接单元。同步分接单元负责从同步合路信号中提取出各支路信号与帧定时信号。

恢复单元。恢复单元从同步合路信号中提取出各支路信号,再将其转化为发送端码速调整前的各准同步信号。

定时单元。定时单元先提取从发送端发送过来的帧定时信号,再去控制同步分接单元和恢复单元,把合路信号分解为支路信号。

(2)码速调整

各低次群的时钟频率不一定相等,使得各低次群的数码率不完全相同(这是不同步的),因而先要进行码速调整,使各低次群获得同步,再复接。

码速调整技术可分为正码速调整、正/负码速调整和正/零/负码速调整三种。其中正码速调整应用最普遍,下面对其详细介绍。

①正码速调整的基本概念

调整后速率比任一支路可能出现的最高速率还要高。例如,二次群码速在调整后每一支路速率均为2 112 kbit/s,而一次群在调整前的速率在2 048 kbit/s上下波动,但总不会超过2 112 kbit/s。根据支路码速具体变化,适当在各支路插入一些调整码元,使其瞬时码速都达到2 112 kbit/s(这个速率还包括帧同步、业务联络、控制等码元),这是正码率调整的任务。在码率恢复过程中,需把用调整速率插入的调整码元及帧同步码元等去掉,恢复原来支路码流,我们在此看一个频率与速率关系的概念,如图4.9所示。在1和0交替周期出现时频率与速率是同等的概念。

图4.9 频率与速率关系例图

②正码速调整实现

以二次群为例,二次群是按规定的帧结构进行的。二次群在异步复接时是按PCM 30/32的帧结构(一次群)实现的。图4.10所示的是复接前各支路进行码速调整的帧结构,其长为212 bit,共分成4组,每组都是53 bit。第1组的前三比特F11、F12、F13用于帧同步和管理控制;后3组的第一比特C11、C12、C13作为码速调整控制比特;第4组的第二比特V1作为码速调整比特。

图4.10 异步复接前的二次群帧结构(www.xing528.com)

在第1组末了进行是否需要调整判决。如果需要调整,C11、C12、C13为3个1码,V1为调整比特,为1或0;如果不需要调整,C11、C12、C13为3个0码,V1为传信码。正码速调整原理如图4.11所示。

图4.11 正码速调整原理

缓存器的支路信码由2 048 k Hz写入(一个时钟脉冲,写入一个信息码即1 bit),由2 112 k Hz(复接器提供)的时钟读出(一个时钟脉冲读出一个码元),因此写入慢,读出快。(2048 k Hz与2112 k Hz是高稳定时钟,它们之间是允许的容差。)

写脉冲f1与读脉冲fm存在一个细微的相位差,且这个相位差是逐位积累的。相位比较器随时检测这个相位差,当积累到一比特时,比较器(比相)在缓存器快要读空时发一个指令,命令停读一次,使缓存器存储量增加,这一停相当于使V1比特位置作为码速调整比特,V1位置不置入信码。这样缓存器不会出现“取空”现象,在对缓存器禁读一位期间人为地塞入一个填充脉冲到输出数字流中,见图4.12中涂黑的脉冲。塞入脉冲须在规定位置插入,当不需要插入脉冲的位置仍传信息码。为检查该位置是否插入塞入脉冲,该位置会给出一个“塞入标志”,当分接端检测到这个塞入标志时就在规定位置去掉塞入脉冲,没有检测到就不扣除脉冲。

图4.12 正脉冲塞入法示意图

异步复接后的二次群帧结构的意义在于对每212 bit进行比相一次,判决结果中需要停读时V1为调整比特,不需要停读时V1为信码,这样就把2 048 kbit/s上下波动的支路码流变成同步的2 112 kbit/s码流。图4.13是把图4.10中的4个支路比特流按比特复接的方法复接得到的二次群帧结构。

图4.13 异步复接后的二次群帧结构

基群复接为二次群的异步复接系统是以每212 bit为一个码速调整段,其码速调整帧结构如图4.10所示。所谓按比特复接,就是将复接开关旋转一周,在各个支路取出一比特,也有按字节复接的,即旋转开关一周,在各支路上取出一字节。比特复接示意图如图4.14所示。

图4.14 比特复接示意图

在复接器中经调整后的4个支路的瞬时速率均相同,都为2 112 kbit/s。PCM二次群同步复接电路框图如图4.15所示。

图4.15 PCM二次群同步复接框图

复接后的大容量高速数字流可通过光纤、微波等信道传输。复接器、分接器使用通信专用的超大规模值域芯片ASIC。

3.复接等级和速率系列

国际上主要有两大准同步数字系列(Plesiochronous Digital Hierarchy,PDH),它们都经原CCITT推荐,即PCM 24路系列和PCM 30/32路系列。北美和日本采用以1.544 Mbit/s作为第一级速率(即一次群)的PCM 24路数字系列,欧洲和中国则采用以2.048 Mbit/s作为第一级速率(即一次群)的PCM 30/32路数字系列。

我国统一采用以2 048 kbit/s为基群的数码率系列,它既可以从n次群到n+1次群逐级复接,也可以从n次群到n+2次群隔级复接(也称为跳群),隔级复接示意图如图4.16所示。

图4.16 隔极复接示意图

例如,对于可视信号Rb=8.192 Mbit/s,它可作为二次群信号在二次群信道中传输,经压缩后也可作为一次群信号传输,而对于电视信号,它的频率在0～6 MHz,fs=13.3 MHz,n=9,Rb=119.7 Mbit/s,它可作为三次群信号在三次群信道中传输。

为了便于国际通信的发展,CCITT推荐了表4.1所示的两种标准系列和各种高次群速。

表4.1 两种标准系列和高次群速率

采用这种数码率和复接等级有如下一些优点。

(1)CCITT关于2 048 kbit/s系列的建议比较完善和单一。

(2)数字复接技术性能比较好,比特序列独立性也比较好。

(3)2 048 kbit/s系列的帧结构与目前数字交换用的帧结构是统一的,这便于向数字传输和数字交换统一化方向发展。