驱动晶体管尺寸调整技巧

在电路设计中，实现驱动电路关键晶体管几何尺寸大小的调整，是单粒子瞬态（SET）缓解方法中的常用技术之一。我们知道，增加门电路晶体管的尺寸大小，可以增加栅极的输出电容和晶体管驱动电流以降低器件对单粒子软错误的敏感性。晶体管输出电容的增加，可以提高其被撞击节点的临界电荷Qcrit大小，从而使节点荷电状态不易改变，可以有效对抗SET的干扰。另外，更大的晶体管驱动电流可以快速消散收集电荷，从而降低对带电离子电离过程的敏感性。因此，这种设计方法从起始点上就对单粒子瞬态进行了抑止。考虑如图6-40所示的逻辑反相器链路结构，第一个反相器输入端的逻辑高电平值使其PMOS晶体管关闭，这时候，处于反向偏置的PN结容易受到入射离子的影响，而NMOS晶体管泻放的任何电荷都会沉积在输出电容上，从而导致第一个反相器对SET敏感性增加。采用驱动晶体管尺寸大小的调整方法，增加晶体管宽长比的比值，这样，在单粒子瞬态传播到下一个状态电路之前，形成单粒子瞬态的收集电荷就会快速耗散掉。对所有逻辑电路来说，采用驱动晶体管大小调整设计的方法将会带来很大的面积、功耗以及性能方面的代价。所以，在逻辑电路基本单元设计中，应该有选择地使用门电路晶体管大小调整的设计方法。在利用晶体管大小调整设计方法时，最大的挑战是在功耗、面积及性能预设等方面的综合考虑前提下，如何确定出关键门电路以实现对单粒子瞬态错误率降至最低。

图6-40　调整晶体管驱动能力实现SET减缓的方法示意图(www.xing528.com)