在开展单粒子烧毁和栅击穿（SEB和SEGR）的减缓设计时，不论是选择器件，还是进一步的降额设计，一般情况下都需要对电子器件和集成电路的SEB和SEGR的敏感性进行测试及评估试验。在SEB和SEGR的地面试验测试中，为了工程设计的方便性和实用性，有时也采用单能量的离子束辐照电子器件（例如功率MOSFET器件）来评估功率器件的SEB和SEGR敏感性，以确定发生SEB和SEGR的临界偏置条件；但选择单能离子束的参数时，最好以预期飞行轨道环境的最准确匹配为原则。如第4章所述，在美国国防部测试方法标准MIL-STD-750：“半导体器件的测试方法”，方法1080中可以查找到用于SEB和SEGR的测试器件所需的试验程序。该测试方法标准提供了主要的测试要求，例如用于测量栅极电流（Ig）的最低分辨率，芯片上的平均束流均匀度，测试仪器和电路，以及实际测试过程，要收集的试验数据和最终测试报告的内容等。因此，依据标准可促进测试方法的一致性并确保数据的可重复性，可为实现SEB和SEGR减缓设计提供标准依据。
实际上，针对航天器电子设备中功率器件的SEB和SEGR的减缓设计，一般情况下有三个主要途径可以实现，首先是采用具有耐SEB和SEGR的功率器件，或者说满足工程设计对SEB和SEGR的不敏感性要求的功率器件；其次是在电路设计上采用一定方法降低或防护SEB和SEGR带来的风险和威胁，如采用限流电阻保护器件，或使功率器件工作在低电压状态（降额使用）；降低SEB和SEGR发生的敏感程度；最后是对器件或子系统进行备份和冗余，以提高电子系统抗SEB和SEGR带来风险的能力。在本节主要讨论降额设计（功率MOSFET工作在低电压状态）的一般要求和具体方法问题。(www.xing528.com)
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
