器件工艺与结构的SEL防护优化设计

如第3、4章所述，CMOS电路中的相邻N型和P型区域之间会形成寄生可控硅结构（由两个寄生晶体管组成），其上出现的杂散电流脉冲会被正反馈电路放大而在VDD和电源地之间形成短路，从而引起锁定。当单个电离粒子撞击器件诱发产生杂散电流脉冲时，就会诱发单粒子锁定现象。如果产生的大电流超过了器件的额定电流，就可能造成器件损坏。但有时诱发产生的这种电流并没有明显超过额定电流，而造成了器件的“微锁定”，在这种情况下，器件并没有遭到破坏，但电路状态发生了改变，这种现象在现代先进微电子器件中比较明显。

在器件制造工艺及结构改进设计方面，如前所述，通过增加保护环及增加防护层的方式，以阻断其内部形成寄生晶体管结构的办法在工艺实现上受诸多因素制约，都不是一种非常有效的单粒子锁定缓解策略。具体诸如，这些措施能防止电路破坏但不能避免系统崩溃、工艺繁杂，或者要求增加额外面积，增大成本等。也就是说，既不能对电路结构大小和性能的影响达到最小，又不能将应用的商用器件的成本降到最低；我们知道，随着电子器件特征尺寸不断变小，SEL甚至将会影响到地面应用的纳米器件。所以，在器件制造工艺及结构改进设计方面，既不影响器件的性能，又不需要较大成本的单粒子锁定防护措施，成为人们关注的重点。2006年，Michael Nicolaidis提出了一种比较好的低成本单粒子锁定减缓设计方法，利用这种方法，可以检测和消除单粒子锁定，并纠正其引起的错误。下面主要介绍这种方法的设计原理与实现过程，其他器件制造工艺及结构改进设计方面的单粒子锁定减缓设计方法在本书中不再赘述，有兴趣的读者可以进一步参阅相关参考资料。

（一）低成本单粒子锁定防护策略原则

防护设计原则主要是对单粒子锁定的检测、单粒子锁定消除及纠正单粒子锁定诱发的错误。一般来说，当发生单粒子锁定时，首要任务是要能及时准确地检测到单粒子锁定；在检测到单粒子锁定后，要限制流经寄生晶体管的电流，防止电路损坏。另外，对于致命的锁定效应和“微锁定”，电流必须限定在能消除锁定的水平，使得电路能恢复到正常的电性能状态下。这个过程可利用放置在电源引线上的限流晶体管的导通和截止来实现。在纠正单粒子锁定诱发的错误时，利用限流晶体管的通断可以使得电路恢复到正常电性能状态，但是，不能恢复锁定诱发的错误。存储器中错误的纠正通常是利用错误纠正码来实现的，但是纠正码的纠错能力有限，例如汉明码只能检测双比特位错误和纠正单个比特位错误。实际中，这样的纠正码并不能保证能纠正单粒子锁定引起的位翻转错误，因为VDD和电源地之间的短路可能改变了整个存储块的状态。为了纠正单粒子锁定诱发的错误，提出将诸如汉明码等错误纠正码与存储单元阵列电源线上的限流晶体管相结合的方法，也就是把单粒子锁定诱发的错误控制在汉明码能纠正的存储单元中。总之，提出的低成本单粒子锁定防护策略原则为：限制电流防止器件损坏；消除单粒子锁定状态，使得器件恢复到正常电性状态；将单粒子锁定诱发的错误牵制在能用错误纠正码纠错的存储单元中。

（二）低成本单粒子锁定防护策略和实现过程

图6-29给出了针对存储器电路的单粒子锁定防护设计的基本原理示意说明，设计中主要就存储器单元布置了不同地线、电源线的连接方式，附加限流晶体管和内置电流传感器结构。图中存储单元阵列的地线（垂直地线）是垂直的，每个地线由两个相邻的存储单元列共用；这些地线称为二次地线，每个二次地线通过保持在导通状态的NMOS晶体管连接到主地线上（水平地线）。

图中存储单元阵列的VDD线也是垂直方向的，同样也称为二次VDD线，每个线由两个相邻的存储单元列共用，且连接到主VDD线上。

当存储单元的寄生晶体管中发生单粒子锁定时，与存储单元相连接的二次地线和二次VDD线之间形成短路，从VDD线流经二次地线的电流将对二次地线电容实施充电操作，由于限流晶体管的阻值要比单粒子锁定引起的VDD和地线之间的“短路电阻”阻值大得多，所以充电电压将达到与VDD相等的程度。

当单粒子锁定现象在二次GND线和二次VDD线之间形成短路时，由于限流NMOS晶体管会限制一次地线和VDD之间的最大电流，因此一次地线的电压不被影响。但在发生单粒子锁定的短时间内，流经二次VDD和二次GND的电流将超过流经限流晶体管的电流，这样，一次VDD线相对于二次GND线来说，其扰动更加明显。消除这个扰动的最基本方法就是在每个二次VDD线和一次VDD线之间增加一个限流PMOS晶体管。但是，增加这个晶体管要格外小心谨慎，这是因为一次VDD线的大小要能保证它能为二次GND线的电容充电提供必需的电流，且不能出现明显的压降。

图6-29　限流晶体管的分布结构(www.xing528.com)

通过在一次VDD和GND线之间保持较小压降的方法，确保单粒子锁定仅能够影响相邻两个VDD和GND线之间的存储单元状态。由于存储器的阵列通常是列复用的，属于同一个字的存储单元的物理位置分布却是相距较远，并不是处于相邻位置。例如，对于1/16列复用的存储阵列，同一个字的每两个存储单元间最小间距就是16个存储单元的距离。因此，两个相邻列的单元发生错误将会对每个存储字中的单个存储单元造成影响。同样地，即使是当单个粒子同时穿过多个存储单元时，必须将受影响的区域限制到相邻的几个存储单元，同样由于列复用的缘故，此时粒子撞击诱发的错误只影响每个存储字中的单个存储单元。这样，汉明码就能够纠正这些错误，使得系统能避免单粒子锁定带来的影响。

我们来看大电流对电路的损伤问题，当锁定激发后，其产生的流经晶体管的电流，将会对二次地线进行快速充电，充电电流值受到一定限制，大小由VDD/Ron限定，其中Ron是限流晶体管处于导通状态时的电阻。我们知道，这个电流非常小，不会威胁器件的完整性。

对于单粒子锁定衰退的过程，需要分析两种可能的情形。首先可以考虑应用小宽度的限流晶体管的情况，根据电路特性，这些限流晶体管的导通电阻Ron要足够大，才能使得电流（VDD/Ron）要比维持锁定所需的临界电流小。在这种情形下，二次地线开始充电之后，锁定电流就会降低到VDD/Ron，由于这个电流要比锁定临界电流小，使得锁定消除。但是，由电路特性可知，使用小宽度的晶体管或许不能将电流减小到比锁定临界电流还小的程度。另外一种情形下也会引起类似的问题，就是当使用限流晶体管时会影响数据存储性能。在这种情况下，不得不使用更大的限流晶体管，但这个方法不能消除单粒子锁定。

在这两种情形下，必须使用更复杂的单粒子锁定消除策略，如图6-29所示，图中的内置电流传感器（Built-in Current Sensor，BICS）监测每个二次地线的电流。当发生单粒子锁定时，由BICS监测相应二次地线上的电流，流经的大电流将BICS激活，控制电路就会切断相应的限流晶体管。然后，经过短时间的单粒子锁定消除过程后，控制电路又重新导通限流晶体管。在这整个时间段内，电路运行不受扰动，错误数据从受影响的存储列中读取，并由错误纠正码进行修正。

使用BICS方法可以检测和纠正SEU，但是，在使用限流晶体管的情形下，BICS会简单得多，因为单粒子锁定会驱使二次地线的电压升高到VDD。这样，BICS就可以利用诸如反相器之类的简单电路进行替代。将反相器的输入端接到二次地线上，其输出信号用于单粒子锁定检测。在没有发生单粒子锁定时，反相器的输入为“0”，其输出为“1”，表明没有检测到错误。当发生单粒子锁定时，反相器的输入被置为“1”，其输出为“0”，表明检测到错误。需注意的是，由于SEU引起的瞬态电流非常小，因此需要仔细设计并利用SPICE进行仿真分析，以确保用于SEU检测的BICS电路能正常运行。

同样地，对于BICS方法中SEU错误的纠正，也可以利用奇偶校验码替代汉明码纠正单粒子锁定引起的错误。

还需要关注的是这种低成本单粒子锁定缓解方案对存储器性能的影响，从上述提出的缓解方案中可以看出，每个二次地线驱动两列存储单元，另外，在读取或者写入的操作期间，仅有一行存储单元被访问。实际上，流经二次地线的电流非常小，还会被两个存储单元分摊。这样，通过使用大于最小宽度数倍的限流晶体管将二次地线和一次地线相连接的方式，对存储器性能影响不严重。同时也注意到，在读取/写入操作过程中，驱动存储单元的初始电流很大部分是由二次地线的电容提供的，这又进一步减小了对存储性能的影响。这个特征已在使用内置电流传感器来监测和纠正SEU的研究中得到了验证。

低成本单粒子锁定缓解策略的另一个重要考虑方面是一些组件重复使用的可能性。使用汉明码纠正SEU引起的错误时，会导致存储器设计规模较大。但是，另一个可能会是重复使用的组件是连接二次地线和一次地线的限流晶体管。在一些低功耗系统中，在存储器不被使用和存储的数据不必保存的空闲状态下，限流晶体管适合于消除亚阈值漏电流。在这种低功耗系统中，利用如图6-29所示的控制电路，可以切断系统处于空闲状态时的限流晶体管。通过这步操作，可将流经两列存储单元中数百个反相器的亚阈值电流限制在仅仅一个晶体管的亚阈值电流值。这个过程中也可以用高阈值的晶体管来进一步减小流经反相器的电流。这种晶体管运行速度慢，在快速系统中不被使用。但是在先前研究的过程中，都是需要提供非快速的开关特性，因为图6-29所示的限流晶体管在正常运行期间都是永久不变的。众所周知，利用晶体管为GND或者VDD提供电源并将其电流限定在亚阈值范围是一种常见的方法，在低功耗系统中也是一种非常有效的设计技术。

对于低成本单粒子锁定策略的器件面积消耗成本，如果不考虑错误纠正码的面积消耗成本，剩余的电路结构由于每两列存储单元仅用了一个晶体管、一个简单传感器以及简单的控制电路，其面积消耗成本仅仅增加了一小部分。对于大多数平均尺寸大小的存储器来说，这个增加的面积不会超过存储器总面积的百分之几。另外，由于限流晶体管的存在，也能降低器件功耗。