首页 理论教育 器件管脚分类优化方案

器件管脚分类优化方案

时间:2026-01-23 理论教育 凌薇 版权反馈
【摘要】:图2.47PLL 的电源和地首先将这个器件的管脚,分成9 类:电源和地管脚EP2C5T144C8 的电源包括内核电源、PLL(锁相环)电源及IO 端口电源。前面两者的电压为1.2 V,后者需要3.3 V。图2.48内核与IO 端口的电源和地部分管脚模块图2.49EP2C5T144C8 的编程管脚模块图2.50EP2C5T144C8 的时钟管脚模块EP2C5T144C8 的配置管脚EP2C5T144C8 芯片作为FPGA 芯片,不仅支持JTAG 编程而且还支持ASP 编程。接口管脚EP2C5T144C8 提供76 个可以作为IO 接口的管脚,把它们分成4 个模块,如图2.51 所示。

图示

图2.47 PLL 的电源和地

首先将这个器件的管脚,分成9 类:

(1)电源和地管脚

EP2C5T144C8 的电源包括内核电源、PLL(锁相环)电源及IO 端口电源。前面两者的电压为1.2 V,后者需要3.3 V。把PLL 的电源和地设计成一个子模块,如图2.47 所示;将内核电源与IO 端口电源制成一个子模块,内核与IO 端口的电源和地管脚分别设计成一个子模块,如图2.48 所示。

图示

图2.48 内核与IO 端口的电源和地部分管脚模块

图示

图2.49 EP2C5T144C8 的编程管脚模块(https://www.xing528.com)

图示

图2.50 EP2C5T144C8 的时钟管脚模块

(2)EP2C5T144C8 的配置管脚

EP2C5T144C8 芯片作为FPGA 芯片,不仅支持JTAG 编程而且还支持ASP 编程。因此把这些端口取出制成编程模块,如图2.49 所示。其中,管脚11—13 为JTAG 的端口。

(3)时钟管脚

EP2C5T144C8 提供8 路时钟。板载50 MHz 有源晶振,可以根据需要进行PLL 定制或者直接分频处理,另外7 路可以自行设定使用,如图2.50 所示。

(4)接口管脚

EP2C5T144C8 提供76 个可以作为IO 接口的管脚,把它们分成4 个模块,如图2.51 所示。

图示

免责声明:以上内容源自网络,版权归原作者所有,如有侵犯您的原创版权请告知,我们将尽快删除相关内容。

我要反馈