PRBS码型发生器及其应用分析

非的逻辑门，输出状态和输入相反。

与非门，两个输入信号相与后反向输出。与的逻辑就是乘法，1乘1是1，乘0为0。

4个与非门可以组成一个D触发器，C就是时钟，D是输入，Q是输出。其实还有个“Q非”，就是Q的反相，PRBS没有用到这个状态，忽略。

看图：

D触发器有个很有意思的状态，就是C时钟为高电平时，Q就等于D的输入态。

但C是低电平时，Q保留原来的状态不动，管你D是个啥。

这就有意思了，可以用时钟作为位移触发，来一个时钟，比特状态传递到下一位。

那PRBS的设计就简单啦，PRBS7用7个移位，用一个异或门来对前两个比特作处理。

时钟动一下，前后状态变一下，你看多好，要发2 Gb/s就把时钟变一下；要发10 Gb/s也变一下，好控制。

最后的输出，看起来是随机的，但实际上在某一个长度内循环。(www.xing528.com)

比特长度是2的n次方减1，所以7个D触发器也叫（2n）-1，或者PRBS7。它的总体思路是一样的。

对于D触发器越多的伪随机序列（PRBS），越接近于随机状态，但设计难度与存储难度也相应加大。

PRBS31的比特数是PRBS7的1 600万倍。

在标准中对光模块的选择测试条件，是基于编码方式的误码率（BER）曲线，与某PRBS编码格式最为接近。

对测试者和应用者来说，看标准就好，写标准的专家会考虑对应程度。

例如 10 G EPON的64 bit/66 bit的插码方式，误码率曲线与PRBS31类似。

再引申一个话题，灵敏度与误码率的指数有什么关联，和前向纠错（FEC）的方式有关。

开启FEC后，选-3次方，还是-4次方，是另外一个议题，FEC也是有不同的设计模式。