首页 理论教育 英特尔的14nm/16nm工艺中的FinFET技术

英特尔的14nm/16nm工艺中的FinFET技术

时间:2023-06-25 理论教育 版权反馈
【摘要】:Fin是鱼鳍的意思,FinFET命名源于晶体管的形状与鱼鳍很相似。3)发展状态2011年初,英特尔公司推出了商业化的FinFET,使用在其22 nm节点的工艺上。从Intel Core i7—3770之后22 nm的处理器均使用了FinFET技术。由于FinFET具有功耗低、面积小的优点,台积电等主要半导体代工已经开始计划推出自己的FinFET晶体管,为未来的移动处理器等提供更快、更省电的处理器。对工艺差异性的比较表明,SOIFinFET器件可能具有更好的匹配特性。

英特尔的14nm/16nm工艺中的FinFET技术

14 nm并不难理解,鳍式场效晶体管(FinFET)封装为什么先进呢?其实,FinFET封装并不是刚刚出现的,早在20世纪就已经在研发了,到2000年才真正成功,也是目前处理器封装方面25 nm以下最佳的形式。

FinFET是一种新的互补式金氧半导体(CMOS)晶体管。闸长已可小于25 nm,该项技术的发明人是加州大学伯克利分校的胡正明教授。Fin是鱼鳍的意思,FinFET命名源于晶体管的形状与鱼鳍很相似。

1)发明人

胡正明(Chenming Hu)教授1968年在台湾大学获电子工程学士学位,1970年和1973年分别在伯克利大学获得电子工程与计算机科学硕士和博士学位。现为美国工程院院士。2000年凭借FinFET获得美国国防部高级研究项目局最杰出技术成就奖(DARPA Most Outstanding Technical Accomplishment Award)。他研究的BSIM模型已成为晶体管模型的唯一国际标准,培养了100多名学生,许多学生已经成为了这个领域的专家,曾获伯克利的最高教学奖;于2001—2004年担任台湾积体电路制造股份有限公司(简称台积电,TSMC)的CTO。

2)FinFET的工作原理

FinFET闸长已可小于25 nm,未来预期可以进一步缩小至9 nm,约是人类头发宽度的一万分之一。由于在这种导体技术上的突破,未来芯片设计人员有望能够将超级计算机设计成指甲般大小。FinFET是源自传统标准的晶体管——场效晶体管(FET)的一项创新设计。在传统晶体管结构中,控制电流通过的闸门,只能在闸门的一侧控制电路的接通与断开,属于平面的架构。在FinFET的结构中,闸门设计成类似鱼鳍的叉状3D架构,可于电路的两侧控制电路的接通与断开。这种设计可以大幅改善电路控制并减少漏电流,也可以大幅缩短晶体管的闸长。

3)发展状态

2011年初,英特尔公司推出了商业化的FinFET,使用在其22 nm节点的工艺上。从Intel Core i7—3770之后22 nm的处理器均使用了FinFET技术。由于FinFET具有功耗低、面积小的优点,台积电等主要半导体代工已经开始计划推出自己的FinFET晶体管,为未来的移动处理器等提供更快、更省电的处理器。从2012年起,FinFET已经开始向20 nm节点和14 nm节点推进。

在所有的实际应用中,体硅和SOI晶圆具有类似的性能和成本,但是,由于体硅FinFET器件具有更大的工艺差异性而使得制造变得更具挑战性。体硅晶圆加工的高差异性使其最终产品的性能变得不可预测。

两种工艺方案具有类似的直流(DC)和交流(AC)特性。与SOIFinFET相比,PN结隔离FinFET器件性能将会受到寄生电容增大5%~6%的影响。

对工艺差异性的比较表明,SOIFinFET器件可能具有更好的匹配特性。在SOI工艺中,“鳍”的高度和宽度可能更加容易控制,而体硅工艺则在制造和工艺控制方面面临着更为严峻的挑战:

在22 nm技术节点阶段,对提高器件密度的期望使得FinFET器件开始具有比平面技术更为实在的优势。

首先,接触栅极的节距必须按比例缩小到小于约束栅的长度,也就是要小于所有高性能晶体管的沟道长度。FinFET器件本身所具有的短沟道性能优势将可以进行上述的按比例缩小,而不会产生在平面晶体管中由于需要进行大面积沟道掺杂所引起的有害效应。(www.xing528.com)

同时,对静态随机存储器(SRAM)位单元的期望已开始规定对每个独立晶体管在差异性上的要求。未掺杂的体硅FinFET器件,正如大多数重点研究所关注的,是需要消除注入掺杂浓度的随机波动(RDF)对器件差异性的影响,对于低工作电压的高性能SRAM位单元来说,去除这种RDF可能是必须的。

SOIFinFET和PN结隔离体硅FinFET器件的成本对比:

SOI和体硅FinFET器件的总成本之差(相对于总的晶圆制作成本):

SOIFinFET由于增加了基片的成本,使其总的器件成本有所增加。但在大批量生产中,这种基片成本的增量将在很大程度上抵消由于体硅器件复杂工艺造成的成本增量。

台积电、三星、高通、苹果、英特尔、超微(AMD)等工艺竞争激烈,代工业的成长不可能一蹴而成,其中台积电的老大地位不可动摇。尤其是2009年张忠谋第二次执掌公司以来,采用令人胆寒的积极投资扩张策略,在2010—2013年期间总投资达300多亿美元,使得先进制程技术不断推进,再次稳固了代工龙头地位。

2013年台积电总产能约月产130万片(8 in计),其中28 nm产能为月产13万片(12 in计),全球市占率按销售额计达80%。而且它的28 nm爬坡速度非常快,2011年第四季度它的28 nm刚刚起步,季销售额才1.5亿美元,至2012年年底已经占年销售额170亿美元的24%,达40.8亿美元,2013年年底占近200亿美元销售额的37%,达到65亿美元。

由此可以看出台积电代工老大地位不可动摇的原因有:一是成品率高达90%,对手们可能约70%;二是拥有向客户提供支持的约6300项IP专利,业界戏称如有个“图书馆”一样;三是产能迅速到位,如28 nm的产能达月产13万片,是格罗方德的3倍。

与28 nm代工产业不同,未来全球16 nm/14 nm及以下的代工格局前景难料。因为全球半导体业的现状是这样的:从技术上每两年前进一个工艺节点,理论值是2013年14 nm及2015年10 nm,可实际上英特尔的14 nm量产推迟,相比正常情况延长了两个季度。三星电子推出先进代工制程14 nm FinFET的应用处理器(AP)试制品,将先提供给高通、苹果、超微等主要客户,但是它们的产能不足,三星才月产1万~1.5万片,格罗方德才3.5万片。两者加起来总量才月产5万片。

10 nm工艺制程基本还是处于研发阶段,虽然台积电、三星宣称可以量产,其中的变数还很多。

10 nm制程之后,究竟如何往下走,尚不十分清楚,其中包括EUV何时准备好难以预言,10 nm时193 nm光刻工艺的成本与栅极材料的替代品的工艺等尚未完全就位。

太平洋皇冠证券(Pacific Crest Securities)分析师的观点,16 nm/14 nm FinFET技术投资1万片产能要12.7亿美元的投资,再增加2万片需25亿美元的投资。

免责声明:以上内容源自网络,版权归原作者所有,如有侵犯您的原创版权请告知,我们将尽快删除相关内容。

我要反馈