时序逻辑电路设计技巧

时序电路的设计就是对已知的逻辑功能进行逻辑电路的设计，其设计的一般步骤如图11.21 所示。

图11.21　时序逻辑电路的设计一般步骤

【例11.5】 试用D 触发器实现3 位二进制同步加法计数器功能，并有进位输出端。（触发器的初始状态为000）。

分析：

（1）“3 位二进制加法计数器”说明触发器状态变换规律如图11.22 所示，即状态数M=8，根据M=2n关系式，得状态变量数n=3，即状态变量为Q2、Q1、Q0；“同步”是指同一个脉冲信号控制，即CP0=CP1=CP2=CP；“进位输出”变量用Z 表示。

（2）状态图11.22 用“箭头”描述出原态与新态的逻辑关系，000 为原态，在CP 脉冲作用下新态为001；而001 又是下一个CP 脉冲的原态，再来一个CP脉冲，原态001 变为新态010……依此类推得表11.7；当状态由111 转换为000 时，有进位输出Z。

（3）根据表11.7 写状态方程，并应用布尔代数的变换规则，对状态方程进行化简。

图11.22　3 位二进制加法计数器 状态图

（4）根据选定的D 触发器特性方程得驱动方程。

（5）先画3 个D 触发器，并将CP0、CP1、CP2连接到输入脉冲信号CP 上；再根据驱动方程画输入端D0、D1、D2的逻辑图；最后根据画进位输出信号逻辑图。

解 （1）状态表如表11.7 所示。(www.xing528.com)

表11.7　例11.5 的状态转换表

（2）CP 方程、状态方程和输出方程。

（3）驱动方程。

由D 触发器特性方程Qn+1=D得驱动方程

（4）逻辑电路如图11.23 所示。

图11.23　例11.5 的逻辑电路图

结论：时序逻辑电路的设计过程正好与逻辑电路分析步骤相反，如图11.24 所示。所以，掌握逻辑电路的分析，有利于准确的设计出逻辑电路。

图11.24　逻辑电路的分析与设计示意图