复杂可编程逻辑器件优化方案

复杂可编程逻辑器件（CPLD）是阵列型高密度可编程控制器，其基本结构形式和PAL，GAL相似，都由可编程的与阵列、固定的或阵列和逻辑宏单元组成，但集成规模都比PAL和GAL大得多。

目前各公司生产的CPLD的产品都各有特点，但总体结构大致相同，基本包含三种结构逻辑阵列块（LAB）、可编程I／O单元、可编程连线阵列（PIA），如图7－16所示。

图7－16　CPLD的结构图

1.逻辑阵列块(www.xing528.com)

一个逻辑阵列块由十多个宏单元的阵列组成，而每个宏单元由三个功能块组成：逻辑阵列、乘积项选择矩阵和可编程寄存器，它们可以被单独地配置为时序逻辑或组合逻辑工作方式。如果每个宏单元中的乘积项不够用时，还可以利用其结构中的共享和并联扩展乘积项，并用尽可能小的逻辑资源，得到尽可能快的工作速度。

2.可编程I／O单元

输入／输出单元简称I／O单元，它是内部信号到I／O引脚的接口部分。由于CPLD通常只有少数几个专有输入端，大部分端口均为I／O端，而且系统的输入信号常常需要锁存，因此，I／O端常作为一个独立单元处理。通过对I／O端口编程，可以使每个引脚单独地配置为输入／输出和双向工作、寄存器输入等各种不同的工作方式，因此使I／O端的使用更为方便灵活。

3.可编程连线阵列

可编程连线阵列的作用是在各LAB之间以及各LAB和I／O单元之间提供互连网络。各可编程阵列通过可编程连线阵列接收来自专用输入或输出端的信号，并将宏单元的信号反馈到其需要到达的目的地。这种互连机制有很大的灵活性，它允许在不影响引脚分配的情况下改变内部的设计。