简单PLD：类型及主要特点

简单PLD的基本结构如图8.3所示。主要产品有如表8.4所示的四种类型：可编程只读存储器PROM、可编程逻辑阵列PLA、可编程阵列逻辑PAL、通用阵列逻辑GAL。它们都包含有一个与阵列和一个或阵列。PLA、PAL和GAL在其或阵列的输出端还具有驱动门、寄存器或输出逻辑宏单元，可以实现各种组合逻辑或时序逻辑功能。

图8.3　简单PLD的基本结构

表8.4　四种简单PLD器件的结构特点

下面对目前常用的PROM、PAL、GAL作简单介绍。

1）可编程只读存储器PROM及其应用

PROM是一种可编程逻辑器件，其原理已在第7章中作了介绍。它由固定的与阵列、可编程的或阵列和输出缓冲器组成。在如图8.4所示的PROM与或阵列中，其固定的与阵列的输出为输入变量ABCD的16个最小项；其或阵列有16×4=64个可编程点，输出字长为4位。我们知道，任何组合逻辑电路都可用最小项之和式来表示。因此，可以用PROM来实现各种组合逻辑功能。PROM常用于存储各种固定多输入/多输出的函数表。例如，用PROM实现将4位二进制码转换为格雷码的代码转换表如表8.5所示。

图8.4　PROM的与或逻辑阵列

表8.5　4位二进制码转换为格雷码转换表

图8.5　用PROM实现4位二进制码转换为格雷码的与或阵列

由代码转换表写出输出格雷码的逻辑函数表达式：

根据逻辑表达式对PROM或阵列进行编程，在或阵列的输出就可得到格雷码G3G2G1G0，如图8.5所示。

2）PAL的主要特点

PAL器件的与阵列是可编程的，或阵列是固定的。

与PROM相比，PAL的芯片品种较多。不同类型PAL的容量大小和输出电路类型不同，用户可根据使用要求、阵列结构大小、输入/输出的数目与方式、要实现的是组合逻辑功能或时序逻辑功能等来选择芯片类型。(www.xing528.com)

图8.6是PAL16X4的原理图及芯片引脚图。

图8.6　PAL16X4

3)GAL

GAL采用先进的电改写CMOS（Electrically Erasable CMOS，E2CMOS）工艺，数秒内即可完成芯片的擦除和编程过程，还可加密。GAL与PAL器件的不同是其输出采用了输出逻辑宏单元（OLMC），可编程功能更强。GAL器件可应用于数字信号处理、图形图像处理、存储器控制、以微处理器为基础的系统、总线接口、通信工业控制等领域。一个GAL芯片就可以实现既有组合逻辑功能又有时序逻辑功能的数字小系统，在研制和开发数字系统时更为方便。目前较常用的产品有两种：GAL16V8（20引脚）和GAL20V8（24引脚）。下面以GAL16V8为例来说明GAL的结构。如图8.7所示为其原理图及引脚图。

图8.7　GAL16V8

（1）基本组成

可编程与阵列由8×8个与门构成，每个与门有32个输入端，所以形成32列×64行=2 048个编程单元，即在与阵列中隐含了一个存储容量为2K的E2PROM。

有8个输出逻辑宏单元OLMC。

有16个具有互补输出的缓冲器，其中8个为输入缓冲器，接2～9脚（引脚2～9只能做输入端）；另外8个为输出逻辑宏单元反馈到输入列线的缓冲器。

有8个三态输出缓冲器接12～19脚，在三态门控制下引脚12～19既可以做输出端又可以做输入端（即I/O结构）。

引脚1为时钟（CLK）的输入端；引脚11为三态输出缓冲器的使能控制端

引脚20为电源VCC（+5 V）输入端；引脚10为接地端（GND）。

（2）输出逻辑宏单元OLMC的结构

8个输出逻辑宏单元OLMC（12）～OLMC（19）的内部结构完全相同，如图8.8所示，均由1个8输入或门、1个异或门、1个D触发器和4个数据选择器所组成，但外部连线稍有不同。图中n表示本级引脚号，m表示邻级引脚号。

图8.8　输出逻辑宏单元OLMC

GAL中有4个结构控制字：SYN、AC0、AC1（n）、XOR（n），用以控制将OLMC配置成可实现各种组合逻辑和时序逻辑功能。这4个控制字不受GAL外部引脚的控制，而是在对GAL编程过程中由软件翻译用户源程序后自动设置。