FPGA技术实现回波抑制

数字硬件实现的类型通常有三种：专用集成电路（ASIC）、可编程逻辑门电路（FPGA）和数字信号处理器（DSP）。这三种类型都具备一定程度的可编程能力，即具有改变设备硬件和软件的能力，其中DSP采用基于微处理器的体系结构并且需要高级编程语言（如C语言）的支持，设备成本较高、附加模块较多；而ASIC是专用定制集成电路，开发周期较长，且一旦定型通用能力较差；FPGA是作为ASIC领域中的半定制电路出现的，既解决了ASIC芯片通用性较差的问题，又解决了DSP成本较高、附加模块较多的问题；实际应用中基于FPGA的回波抑制系统应用较为广泛。

基于DLMS算法的回波抑制硬件实现框图如图8-3-7所示。在训练模式下，训练信号在重发端分成两路，一路进入DUC（数字上变频）、DA（数模转换）、功放等后发射出去，被耦合回接收端，经AD（模数转换）、DDC（数字下变频）转换为基带信号，作为自适应滤波器的期望信号。另一路延时后进入自适应滤波器输出估计信号。信道估计的结果反映耦合信道的特征，它将被作为滤波器系数的初始值。滤波器的权系数被初始化之后，回波抑制开始，进入工作模式。带有噪声的DTMB电视信号和接收端耦合回的回波信号，经DDC下变频后成为基带信号，在对消模块里与估计信号相减，对消后的信号一路延迟后作为参考信号，进入自适应滤波器输出新的回波估计信号，另一路回波抑制后的信号经DUC上变频由DA输出。

图8-3-7　回波抑制硬件实现框图

硬件实现框图的重点是自适应滤波，它包含两个基本过程：（1）滤波过程：如图8-3-7所示的滤波器模块，它计算滤波器的输出对输入信号的响应，使其尽量逼近于回波信号，使得估计误差（回波估计信号与回波信号相减）在最小均方误差（MMSE）准则下最小。

（2）权系数更新过程：如图7所示的权系数更新模块，根据估计误差调整权系数，将权值赋予滤波器的抽头系数，使其处于最佳工作状态。系数的更新有两方面的作用：一是使回波抑制器对信道特性的变化具有自适应性；二是通过迭代使信道估计的准确性得到提高。

硬件框图中需要说明的是：

（一）对消模块定义(www.xing528.com)

让对消后的信号延时后作为参考信号，通过滤波器生成回波估计信号，回波估计信号与包含回波信号的接收信号在对消模块接收端相减得到对消后信号，从而消除了回波。对消后的信号有两个作用：（1）可以视为纯净的（已滤除回波）从电视发射塔传播到直放站的电视信号，它通过功率放大器发射出去；（2）延时后作为参考信号，通过滤波器输出作为估计回波信号。

（二）延时模块定义

假设信号在直放站输入端到输出端会有处理时延T，它包含接收天线到基带的时延、基带处理时延、基带到重发天线的时延；信号经重发天线耦合回施主天线（接收天线）也有传输时延t，考虑到多径信道，则还有多径导致的相对时延。由于回波信号与估计回波信号对齐才能实现对消，而估计回波信号由表征着耦合回波信道的滤波器输出得到，它们的时延差为T+t。本文中，考虑到参考信号是由基带输出信号产生，将其延时T+t后输入给滤波器，回波信号与估计回波信号才能实现对齐。

（三）权系数更新模块定义

本文中参考信号是从基带引出，没有通过功放将信号放大，通过自适应滤波器得到的回波估计信号不能直接与放大G倍的回波信号对消。因此理论上，参考信号也需要乘上放大因子。因此需要将放大倍数加入到权系数向量中，即对每个权向量乘上G，便可以实现信号对消的目的。在训练阶段中，训练信号经过直放站功放放大，当训练完成后得到权向量，也就是已经乘上了G的影响，可以直接作为工作阶段自适应滤波器的初始权向量。

（四）训练模式定义

由于广播通信环境的复杂性，对耦合信道的冲激响应做出准确估计是获得良好回波抑制效果的基础。在我国数字电视信号当中，每帧TDS-OFDM信号中包含一个PN序列。由于天线间隔离度小于直放站增益，在接收信号中，回波信号大于电视信号，将不能很好的提取出接收到的PN序列。为了能准确对消回波信号，同时考虑到通用性，在直放站回波抑制前，需要一次训练过程。在直放站发射端发送已知的PN序列，在接收端接收到经过耦合回波信道返回的回波信号。通过对滤波器权向量的更新，使PN序列通过滤波器得到的估计信号逼近回波信号。当耦合信号估计完成以后，信道的特征就可以提取出来，作为回波抑制过程中滤波器的初始权向量。

通俗来讲就是初始状态下的自适应滤波器并不知道计算的信号起始位置，也就是说信号在数据流的随机位置进入了直放站，因此需要一个训练模式，加入一个随机位置来决定电视信号的进入点。