主从JK触发器原理与应用

图6-15　主从RS触发器的波形图

主从JK触发器是为了解决主从RS触发器中R、S之间有约束的问题而设计的。

1. 电路组成

主从JK触发器的电路组成如图6 - 16所示。

主从JK触发器是在主从RS触发器的基础上，把Q和分别引回到主触发器的输入端得到的。原来的S变成为J，R变成为K，由于主从结构的电路形式未变，而输入信号变成了J和K，故名主从JK触发器。

2. 功能描述

图6-16　主从JK触发器的电路组成

主从JK触发器采用主从控制，时钟脉冲触发，功能完善，J、K之间没有约束，是一种使用起来十分灵活方便的时钟触发器。但主从JK触发器存在一次翻转现象，主从JK触发器中的主触发器在CP = 1期间其状态能且只能变化一次。这种变化既可能发生在CP上升沿，也可能发生在CP = 1期间某时刻，甚至发生在CP下降沿前一瞬间；既可以是J和K变化引起的，也可以是干扰脉冲造成的。所以，一般情况下，主从JK触发器要求在CP = 1期间输入信号的取值保持不变。如果在CP = 1间输入信号发生变化，则会产生一次性变化。

在CP = 1期间，主触发器可表示为(www.xing528.com)

且与J、K无关。

根据式（6 - 8）可以列出表6 - 9所示的状态转移真值表，该表极其直观地描述了主从JK触发器的逻辑功能：次态Qn+1，现态Qn和输入信号J、K间的逻辑关系。

表6-9　主从JK触发器的状态转移真值表

图6-17　主从JK触发器的波形图

图6-18　集成JK触发器的逻辑符号