若设计不当,大信号峰值包络检波电路会出现一些严重的失真。常见的情况有两种:惰性失真和低部切割失真。
惰性失真的波形如图6-5-4所示。引起此失真的原因是由于电路中低通滤波器的RC时间常数过大,导致输出波形不能够随输入包络的下降及时下降。调幅信号的包络就是输入信号峰值,为Vim(t)=Vc(1+macosΩt),其斜率为
图6-5-4 大信号峰值包络检波电路的惰性失真
由图6-5-4可知,若要求不产生惰性失真,则电容放电的斜率必须始终小于信号包络的斜率。由于电容上的实际电压接近输入信号峰值,且放电时间很短,所以近似认为放电开始时电容上的电压等于输入信号峰值Vim,放电斜率恒等于t=0的斜率。根据以上分析,电容放电的斜率为
由此得到不失真条件为
式(6-5-15)可写成
此式右边有极小值的条件为cosΩt=-ma,所以不失真条件为
实际电路中,需考虑调制度和调制信号角频率的变化,最坏情况发生在调制度ma和调制信号角频率Ω均为最大值的时刻,所以实际电路中不存在惰性失真的条件为
底部切割失真发生在检波电路的输出通过电容耦合方式向负载传输信号的电路中,设计不当会引起输出波形底部被切割。电路与波形如图6-5-5所示。
图6-5-5 大信号峰值包络检波电路的底部切割失真
分析上述电路,电容C上的电压大致等于已调波电压的峰值,也就是它的包络。由于Cc要耦合频率很低的调制信号,所以具有较大的容量,可以认为Cc上的电压基本上等于电容C上的电压的平均值,也就是载波电压的峰值Vc。前面的分析表明,二极管检波电路对于电容的充电只在一个很短暂的时间进行,其余大部分时间二极管处于截止状态。在这段时间内,Cc上的电压将在两个电路RL和Rg之间分配(对于调制信号而言,C的阻抗很大,可以忽略不计),所以在RL两端的直流电压为
其方向是上正下负。显然,如果在一个信号周期中,有一段时间这个电压大于输入电压vi,二极管在这段时间不可能导通,输出就会出现切割失真。要避免出现底部切割失真,就要使RL两端的直流电压始终小于输入电压。由于输入电压的最小值vimin=Vc(1-ma),所以避免出现底部切割失真的条件是
或者写成(www.xing528.com)
也就是检波电路对于调制信号vΩ的交流负载电阻与直流负载电阻之比要大于信号的调制度。
免责声明:以上内容源自网络,版权归原作者所有,如有侵犯您的原创版权请告知,我们将尽快删除相关内容。