CMOS电路的逻辑门功能和工作原理

1.CMOS非门

如图7-23所示，V1为NMOS增强型驱动管，V2为PMOS增强型负载管。两个管制作在一块硅片上，组成互补输出级电路。A端为电路的输入端，它是由两管栅极相联后引出的端线，Z端为电路的输出端，它是由两管漏极相联后引出的端线，衬底与各自的源极相联。

当输入信号为高电平1时，驱动管V1的栅源电压大于开启电压，V1导通，此时负载管V2的栅源电压小于开启电压的绝对值，不能开启，因此V2截止，V2漏源等效电阻比V1的电阻高得多，电源电压主要降在V2上，所以输出端Z为低电平0（约为0V）。

当输入信号为低电平0时，V1截止，V2导通，这时电源电压主要降在V1上，所以输出端Z为高电平1（约为+E_c）。

图7-23 CMOS非门

由上述分析可知，CMOS非门电路的两个管子总有一个处于截止状态。由于工作时采取V1导通则V2截止，或V1截止V2导通的方式，因此静态功耗很小，低到微瓦以下，这对提高集成度极为重要，而且它的工作速度也比较高。

CMOS非门电路输出信号的相位与输入信号相反，所以又称它为CMOS反相器。

2.CMOS与非门

CMOS与非门是在CMOS非门的基础上组合而成的，如图7-24所示。V1、V2两只NMOS串联作驱动管，V3、V4两只PMOS并联作负载管，负载管整体和驱动管相串联，组成CMOS与非门电路。

输入端A、B同时分别与NMOS和PMOS管的栅极相联。

当A、B两个输入端全为高电平1时，驱动管V1和V2（NMOS管）都导通，电阻很低；而两个并联的负载管V3和V4（PMOS管）都处于截止状态，电阻很高，不能开启，这时电源电压主要降在负载管上，输出端Z为低电平0。(www.xing528.com)

当输入端有一个或全为低电平0时，驱动管V1和V2（NMOS管）截止，而负载管V3、V4（PMOS管）导通，负载管总电阻很低，驱动管总电阻很高，这时电源电压主要降在串联的驱动管上，输出端Z为高电平1。

由此可见，该CMOS门具有与非逻辑功能。

3.CMOS或非门

图7-25所示，V1、V2为两只NMOS管并联作驱动管，V3、V4为两只PMOS管串联作负载管，组合在一起构成CMOS或非门电路。

当输入端A、B中任意一个为高电平1时，它所对应的NMOS管导通，PMOS管截止，输出为低电平0。当A、B两个输入端全为高电平1时，NMOS管V1、V2都导通，PMOS管V3、V4都截止，输出也是低电平0。

图7-24 CMOS与非门

图7-25 CMOS或非门

只有两个输入端A、B全为低电平0时，两PMOS管才都导通，两个NMOS管都截止，输出才是高电平1。

由此可见，该CMOS具有或非逻辑功能。